[工学]模拟实训第五讲.ppt

内容 版图验证概述 DRACULA DRC——设计规则检查 LVS——版图电路图比较 LPE——版图寄生参数提取 PRE——寄生电阻提取 实训 开始前… … 无需去背DRC规则文件 任何时候都要有条理的存放文件 内容 版图验证概述 DRACULA DRC——设计规则检查 LVS——版图电路图比较 LPE——版图寄生参数提取 PRE——寄生电阻提取 实训 (1)为什么要版图验证 版图设计中即使很微小的错误，会使制造的芯片报废 制造一块掩膜版需要很高的费用 芯片制造周期也很长 为了降低成本、缩短流片时间 必须保证制版数据准确无误 必须进行版图验证 采用专门的软件工具，对设计的版图进行验证 是否符合设计规则 是否和电路图一致 (2)版图验证工具简介 可以进行版图验证的工具主要有：Diva、Dracula、Calibre和Assura Diva是一个与版图编辑器完全集成的交互式验证工具 嵌入在Cadence的主题框架中 在线验证，简单快捷但验证较为粗略 Dracula验证系统目前是版图布局验证的标准 运算能力强，能验证和提取较大电路 使用不如Diva简便 Calibre是Mentor公司开发的优秀工具 同时具有Diva和Dracula的优点 逐渐成为业界的选择 (3)版图验证流程 内容 版图验证概述 DRACULA DRC——设计规则检查 LVS——版图电路图比较 LPE——版图寄生参数提取 PRE——寄生电阻提取 实训 (1)Dracula的具体功能 DRC：版图设计规则检查 对版图几何图形进行检查 检测无效器件 检测错误的注入类型、衬底偏置、电源和地连接等 LVS：版图与电路图对比 保证版图和电路图的一致性 需预先提取版图和电路图的网表 LPE：版图寄生参数提取 计算和提取节点的固定电容、MOS管的栅极尺寸等 以SPICE兼容的格式报告版图寄生参数 PRE：寄生电阻的提取 与LPE不同，PRE提取导线的寄生电阻和导线间的寄生电容 (2)Dracula的交互窗口 (3)Dracula的输入输出数据 内容 版图验证概述 DRACULA DRC——设计规则检查 LVS——版图电路图比较 LPE——版图寄生参数提取 PRE——寄生电阻提取 实训 (1)DRC前的准备工作 建立用于存放数据文件的文件夹 如：/home/lf/dracula/drc用于存放DRC验证产生的数据文件 将Command files（DRC.drc LVS.lvs LPE.lpe）拷到对应的文件夹下 录像 运行Cadence，将版图转换为.gds文件 放入/home/lf/dracula/gds文件夹 录像 修改DRC.drc文件 将INDISK改为.gds文件的存放路径 PRIMARY改为你的cell名称 PRINTFILE改为你的cell名称 录像 (2)使用Dracula进行DRC 操作流程 在命令行下，进入drc目录(cd dracula/drc) 运行PDRACULA(一定要大写) 键入 /g DRC.drc(调入DRC规则文件) 键入/f 键入 ./ drc.log(运行过程存入drc.log)开始运行 查看结果 键入dtpad out_amplifier.sum查看DRC结果 也可根据交互窗口的提示，在DRC.drc中找到对应表述修改错误 反复直到修改完所有错误为止 再进行一遍DRC检查（一定要再次导出.gds文件） 录像 (3)常见DRC错误 所有错误均可在规则文件（DRC.drc）中找到对应的解释 覆盖面积错误（可以忽略） 一铝间距错误（录像） 通孔间距错误（录像） 通孔间距错误2（录像） 有源区注入距离错误（录像） 内容 版图验证概述 DRACULA DRC——设计规则检查 LVS——版图电路图比较 LPE——版图寄生参数提取 PRE——寄生电阻提取 实训 (1)LVS前的准备工作 建立用于存放LVS数据文件的文件夹 LVS是将Schematic与Layout作对比 运行Cadence，将电路原理图Schematic转换为网表文件（后缀可为.sp） 放入/home/lf/dracula/lvs文件夹 将Resistor Threshold Value从默认的2000改为0，其余保持默认 录像 修改LVS.lvs文件 将INDISK改为.gds文件的存放路径 PRIMARY改为你的cell名称 PRINTFILE改为你的cell名称 录像 (2)使用Dracula进行LVS 操作流程 在命令行下，进入lvs目录(cd dracula/lvs) 运行LOGLVS(一定要大写) 键入htv(生成dracula交互文件) 键入cir amplifier.sp(调入前面生成的Schematic网表