EDA四路抢答器的课设报告.docVIP

 PAGE \* MERGEFORMAT 14 《EDA技术综合设计》 课程设计报告 报 告 题 目： 四路竞赛抢答器的设计 作者所在系部： 电子工程系 作者所在专业： 自动化专业 作者所在班级： 作 者 姓 名 ： 指导教师姓名： 完 成 时 间 ： 2010-11-30 内 容 摘 要 抢答器是为智力竞赛参赛者答题时进行抢答而设计的一种优先判决器电路，它能准确、公正、直观地判断出抢答者。当主持人按下开始按键后，计时器开始二十秒倒计时，竞赛选手开始抢答。当有选手抢答后，锁存选手编号，再有其他选手抢答时不起作用，同时数码管显示选手编号，计时器停止计时，蜂鸣器响，报警。选手答完题后，主持人按下复位键复位，开始下一轮抢答。若无人抢答，计时器计时到零时，蜂鸣器响，报警。因此要完成抢答器的逻辑功能，该电路应包括抢答鉴别模块、抢答计时模块、译码模块、报警模块。 关键词：VHDL 抢答鉴别 封锁 计数器 报警  课程设计任务书 课题名称四路竞赛抢答器的设计完成时间2010/11/30指导教师 职称学生姓名班 级总体设计要求和技术要点 设计要求： 1. 抢答器同时供4名选手或4个代表队比赛，分别用4个按钮S0～ S3表示。 2. 设置一个系统清除和抢答控制开关S，该开关由主持人控制。 3. 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。 4. 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如20秒）。当主持人启动“开始”键后，定时器进行减计时。 5. 如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。 技术要点： 1. 实现锁存功能，计数器减计时并驱动数码管显示。 2. 总程序的编译、仿真、打包并下载到实验箱。 3. 用时钟源分频出合适频率的时钟信号。工作内容及时间进度安排第13周 周一至周三：方案论证分析与设计 周四至周五：软件程序的调试与仿真 第14周 周一：下载、调试硬件 周二：验收答辩 课程设计成果1．与设计内容对应的软件程序 2．课程设计报告书  一．课设目的 1.通过设计竞赛抢答器的实例来体会设计实际产品的过程，在学好理论的基础上，提高动手实践能力。 2.学习怎样用vhdl语言来描述自己的设计思路，调试硬件后，能够使产品实现功能。 3.进一步掌握用vhdl语言编写数字电路。 4.在做课题过程中，掌握多位共阴极扫描显示数码管的驱动及编码，学会使用和调试硬件。 二、概述 抢答器的逻辑结构较简单，它主要由抢答鉴别模块、计时模块、数据选择模块和报警模块组成。在整个抢答器中最关键的是如何实现抢答封锁，在控制键按下的同时计数器倒计时显示有效剩余时间。此外，整个抢答器还需有一个使能信号和一个复位信号，以便抢答器能实现公平抢答和停止。抢答器共有3个输出显示，选手代号、计数器的个位和十位，他们输出全都为BCD码输出，这样便于和显示译码器连接。当选手按下抢答键或倒计时到时蜂鸣器响起。 三、方案设计与论证 将该任务分成六个模块进行设计，分别为：抢答鉴别模块、抢答计时模块、控制模块、译码模块、数据选择模块、报警模块，最后是用原理图输入的顶层文件。 1.抢答鉴别模块： 在这个模块中主要实现抢答过程中的抢答功能，并能对超前抢答进行警告，当有选手抢答时，选手编号被锁存，有报警信号，其他选手抢答无效。 2.抢答计时模块： 在这个模块中主要实现抢答过程中的计时功能，在有抢答使能信号后计时器进行20秒倒计时，并且在20秒倒计时结束后无人抢答时显示00并报警。 3.数据选择模块： 在这个模块中主要实现抢答过程中的数据输入功能，实现选手编号、计数器的十位、个位按脉冲轮流选通，以便在数码管上显示。 4.报警模块： 在这个模块中主要实现抢答过程中的报警功能，当主持人按下控制键，有效时间内有人抢答或是计时到时后蜂鸣器开始报警。 5.译码模块： 在这个模块中主要实现抢答过程中将BCD码转换成7段的功能，以便驱动共阴极数码管。 6.控制模块： 在这个模块中主要实现有选手抢答或计时结束后，计时器停止计时。 7.顶层文件： 调用上述的六个模块，用