第2章嵌入式系统硬件体系结构(张思民).pptVIP

第2章 嵌入式系统硬件体系结构 本章要点 学习完本章读者将掌握如下内容： 1、嵌入式硬件的相关基础知识 2、嵌入式硬件平台基本组成 3、ARM系列微处理器简介 4、S3C2410及PXA270微处理器的结构 2.1　相关基础知识 2.1.1、嵌入式微处理器 1、嵌入式微处理器的组成 中央微处理器，简称CPU，它是计算机中最重要的一个部分，它决定嵌入式系统的主要功能特性。CPU又由运算器和控制器两大部分组成。 2、微处理器的重要指标 (1) 主频、倍频、外频 主频是指CPU的时钟频率，简单地说也就是CPU运算时的工作频率。 外频就是系统总线的工作频率。 倍频则是指CPU外频与主频相差的倍数。三者的关系：主频＝外频×倍频。 (2) 缓存 L1 Cache(一级缓存) L2 Cache(二级缓存) L3 Cache(三级缓存) 2.1.2 嵌入式微处理器的流水线技术 1、微处理器的流水线技术 通常微处理器在处理一条指令要经过三个步骤：取指（从存储器装载一条指令）、译码（识别将要被执行的指令）、执行（处理指令并将结果写回寄存器）。 流水线技术通过多个功能部件并行工作来缩短程序执行时间，提高微处理器的运行效率和吞吐率。 微处理器在同一时间周期并行执行若干条指令的取指、译码、执行操作，其运行效率是逐条执行指令的3倍。 2、嵌入式微处理器的流水线 嵌入式微处理器ARM7采用三级流水线，而ARM9则采用五级流水线技术，而ARM11则更是使用了8级流水线。 2.1.3 寄存器与存储器 1、寄存器 寄存器（register）是CPU的组成部分，是CPU内部用来存放数据的一些小型存储区域，用于暂时存放参与运算的数据和运算结果。 2、随机存取存储器（RAM） 嵌入式系统的存储器中，最为常见的一种是动态随机存取存储器（DRAM），在DRAM中晶体管和电容器合在一起就构成一个存储单元，代表一个数据位元。电容器保存一位二进制信息位——0或1（电容器有无电荷表示数据1或0）。 将很多DRAM基本存储单元连接到同一个列线（位线）和同一个行线（字线）组成一个矩阵结构，位线和字线相交，就形成了存储单元的地址 2.1.4 总线 总线（BUS）是接口电路与CPU或者接口电路与I/O外部设备之间连接的主要形式，是各功能部件之间传送信息的公共通路。 采用一组公共的信号线作为嵌入式系统各部件之间的通信线，这组公共信号线就称为总线。 通信协议 通信协议是指通信双方的一种约定。约定包括对数据格式、同步方式、传送速度、传送步骤等问题做出统一规定，通信双方必须共同遵守。 （1）总线时序协议 （2）异步时序协议的握手协议 （3）总线仲裁方式 （4）总线标准 （1）总线时序协议 同步时序： 　　总线上所有事件共用同一时钟脉冲进行操作过程的控制，所有事件都在时钟周期的开始发生。 异步时序： 　　操作由源或目的模块发出的特定信号确定。双方相互提供联络信号。 （2）异步时序协议的握手协议 握手协议是总线异步时序的基本构件。 握手协议数据传送过程的4个周期： 2.1.5 I/O端口 I/O端口又称为I/O接口，它是微处理器对外控制和信息交换的必经之路，是CPU与外部设备连接的桥梁，它在CPU与外部设备之间起信息转换和匹配的作用。I/O端口有串行和并行之分，串行I/O端口一次只能传送一位二进制数信息，而并行I/O端口一次能传送一组二进制数信息。 图2.8　 I/O接口电路的位置 CPU对外设I/O端口物理地址的编址方式有两种： 一种是I/O映射方式（I/O－mapped）； 另一种是内存映射方式（Memory－mapped）。 具体采用哪一种则取决于CPU的体系结构。 2.1.6 中断 中断方式是指，当外部设备准备与CPU进行数据传输时，外部设备首先向CPU发出中断请求，CPU接收到中断请求并在一定条件下，暂时停止原来的程序并执行中断服务处理程序，执行完毕以后再返回原来的程序继续执行。 图2.9　中断处理的各个阶段 2.1.7 数据编码 设用微处理器控制一串彩灯（发光二极管）的亮灭。如图2.4所示。 我们设不发光的口线（高电平）为1，发光的口线（低电平）为0。 当彩灯L1发光时，PD0口线为低电平，而其余口线均为高电平。 再如，要彩灯L8发光，其余均不发光，则有： 用二进制数表示为 十六进制编码为：7FH。 若希望两边亮，中间暗，则： 十六进制编码为：7EH。 2.2 嵌入式系统硬件平台 　　　图2.5　嵌入式系统硬件结构 1、嵌入式处理器 嵌入