FPGA简单CPU设计过程学习.pptVIP

前言 这个CPU模型只是从原理上说明了一个简单的CPU的构成。我们了解学习它的目的是想表明：Verilog HDL仿真和综合工具的潜力和设计方法对软硬件联合设计是有重要意义的。我希望通过与大家分享我的学习经验能够引起对 CPU 原理和复杂数字逻辑系统设计有兴趣的同学的注意,加入我们的设计队伍。由于我们的经验与学识有限，不足之处敬请大家指正。 什么是CPU？ CPU 即中央处理单元的英文缩写，它是计算机的核心部件。计算机进行信息处理可分为两个步骤： 1)?将数据和程序（即指令序列）输入到计算机的存储器中。 2)从第一条指令的地址起开始执行该程序，得到所需结果，结束运行。CPU的作用是协调并控制计算机的各个部件执行程序的指令序列，使其有条不紊地进行。因此它必须具有以下基本功能： a)取指令：当程序已在存储器中时，首先根据程序入口地址取出一条程序，为此要发出指令地址及控制信号。 b)分析指令：即指令译码。是对当前取得的指令进行分析，指出它要求什么操作，并产生相应的操作控制命令。 将其功能进一步细化，可概括如下：? 1)?? 能对指令进行译码并执行规定的动作； 2)?? 可以进行算术和逻辑运算； 3)?? 能与存储器，外设交换数据； 4) 提供整个系统所需要的控制； 走进CPU 一、ram 存储器的设计，存储器的作用就是把我们要执行的指令和数据暂存起来，等待控制器的调用。 走进CPU 一.ram 具体我们都需要在这一模块上设计什么呢？关键在于我们应该了解输入的是什么，而我们又想得到什么。。。 走进CPU 一.ram 或者我们可以直接调用FPGA的内部ram，及我们课本中曾学习过的LPM-ram。这样可以大大缩减我们的设计时间。这一点需要我们多多学习，因为FPGA内部资源挺多的，希望我们可以一一深入地了解，并可以灵活的运用。 走进CPU 二.pc程序计数器 累加器顾名思义就是加一计数器，一个周期加一一次，PC（程序计数器）负责生成存储器的地址值（在下一步骤中会将对应地址的存储器中的指令取出），然后将自身+1，使其指向下一条将要执行的指令，为取下一条指令的执行做好准备。 走进CPU 三.ALU 逻辑运算单元（ALU）为了使所有的单元都受控制器的控制，使设计简单化，分别设置几个运算控制使能端，完成不同的运算使能。另外，为了能够监测运算结果的特殊性，设置以下相应的标志位， n 输出负标志 z 输出0标志 c 输出进位标志 v 输出溢出标志 走进CPU 三.ALU 走进CPU 三.ALU 1)??HLT停机操作。该操作将空一个指令周期，即8个时钟周期。 2)??SKZ为零跳过下一条语句。该操作先判断当前alu中的结果是否为零，若是零就跳过下一条语句，否则继续执行。 3)??ADD相加。该操作将累加器中的值与地址所指的存储器或端口的数据相加，结果仍送回累加器中。 4)??AND相与。该操作将累加器的值与地址所指的存储器或端口的数据相与，结果仍送回累加器中。 5)??XOR异或。该操作将累加器的值与指令中给出地址的数据异或，结果仍送回累加器中。 6)??LDA读数据。该操作将指令中给出地址的数据放入累加器。 7)??STO写数据。该操作将累加器的数据放入指令中给出的地址。 8)??JMP无条件跳转语句。该操作将跳转至指令给出的目的地址，继续执行。? RISC_CPU是8位微处理器，一律采用直接寻址方式，即数据总是放在存储器中，寻址单元的地址由指令直接给出。这是最简单的寻址方式。 走进CPU 三.ALU module alu(clk,reset,en,din,n,z,c,v,ALUcontrol,ALUresult); input clk,reset,en; input [2:0] ALUcontrol; input [7:0] din; output n;//负数标志 output z;//零标志 output c;//进位标志 output v;//溢出标志 output reg [7:0] ALUresult; reg c; always@(posedge clk or posedge reset) if(reset) begin ALUresult=0;c=0; end 走进CPU 三.ALU else if(en) begin case ({ALUcontrol[2:0]}