第8章 SPCE061A单片机硬件结构.pptVIP

* 第3章单片机硬件结构 * 2.5 锁相环PLL (Phase Lock Loop)振荡器 PLL电路的作用是将系统提供的实时时钟的基频(32768Hz)进行倍频，调整至49.152MHz、40.96MHz、32.768MHz、24.576MHz或20.480MHz。 系统默认的PLL自激振荡频率为24.576MHz。 PLL的作用如图2.10所示： * 第3章单片机硬件结构 * 2.10 锁相环电路框图 * 第3章单片机硬件结构 * 2.6 系统时钟 32768的实时时钟经过PLL倍频电路产生系统时钟频率(Fosc)，Fosc再经过分频得到CPU时钟频率(CPUCLK)可通过对P_SystemClock(写) (7013H)单元编程来控制。 默认的Fosc、CPUCLK分别为24.576MHz和Fosc/8。 用户可以通过对P_SystemClock单元编程完成对系统时钟和CPU时钟频率的定义。 * 第3章单片机硬件结构 * 2.7 时间基准信号 时间基准信号，简称时基信号，来自于32768Hz实时时钟，通过频率选择组合而成。 时基信号发生器的选频逻辑TMB1为TimerA的时钟源B提供各种频率选择信号并为中断系统提供中断源(IRQ6)信号。 此外，时基信号发生器还可以通过分频产生2Hz、4Hz、1024Hz、2048Hz以及4096Hz的时基信号，为中断系统提供各种实时中断源(IRQ4和IRQ5)信号。 时基信号发生器的结构如图2.11所示。 * 第3章单片机硬件结构 * 图2.11 时基信号发生器的结构 * 第3章单片机硬件结构 * 2.8 定时器/计数器 SPCE061A提供了两个16位的定时/计数器：TimerA和TimerB。 TimerA为通用计数器。TimerA的时钟源由时钟源A和时钟源B进行“与”操作而形成。 TimerA的结构如图2.12所示， TimerB为多功能计数器。TimerB的时钟源仅为时钟源A。TimerB的结构如图2.13所示。 * 第3章单片机硬件结构 * 2.8 定时器/计数器 时钟源A是高频时钟源，来自带锁相环的晶体振荡器输出Fosc； 时钟源B的频率来自32768Hz实时时钟系统，也就是说，时钟源B可以作为精确的计时器。 时钟源B是一个低频时钟源。 时钟源A和时钟源B的组合，为TimerA提供了多种计数速度。 若以CLKA作为门控信号， ‘1’表示允许时钟源B信号通过， ‘0’则表示禁止时钟源B信号通过而停止TimerA的计数。 例如，如果时钟源A为“1”，TimerA时钟频率将取决于时钟源B；如果时钟源A为“0”，将停止TimerA的计数。 EXT1和EXT2为外部时钟源。 * 第3章单片机硬件结构 * 2.9 睡眠与唤醒 2.9.1 睡眠 IC在上电复位开始工作，直到接收到睡眠信号后，才关闭系统时钟(PLL振荡器)，进入睡眠状态。 用户可以通过对P_SystemClock(读)(7013H)单元写入CPUCLK STOP控制字(CPU睡眠信号)使系统从运行状态转入备用状态。 系统进入睡眠状态后，程序计数器(PC)会停在程序的下一条指令计数上，当有任一唤醒事件发生后开始由此继续执行程序。 * 第3章单片机硬件结构 * 2.9.2 唤醒 系统接收到唤醒信号后接通PLL振荡器，同时CPU会响应唤醒事件的处理并进行初始化。 IRQ3_KEY为触键唤醒源(IOA7~IOA0)，其它中断信号(FIQ、IRQ1~IRQ6 及UART IRQ)都可以作为唤醒源。 唤醒操作完成后，程序将会从进入睡眠后指令计数的断点处开始被继续执行。 关于触键唤醒源，请参考I/O端口结构。 [例2.16]： 说明如何编程实现系统从工作状态进入睡眠状态后，由触键引起唤醒。 在进入睡眠状态之前，首先要将IOA[7~0]设置为输入状态且允许RQ3_KEY中断来实现触键唤醒。 * 第3章单片机硬件结构 * 2.10 模-数转换器ADC 2.10.1 ADC的控制 SPCE061A有8路可复用10位ADC通道， 其中7路通道(Line_In)和IOA[0~6] 管脚复用，可以直接通过引线(IOA[0~6])输入，用于将输入的模拟信号(如电压信号) 转换为数字信号。 另外一路通道(MIC_In)用于语音输入，模拟信号经过自动增益控制器和放大器放大后进行A/D转换。 * 第3章单片机硬件结构 * 2.11 DAC方式音频输出 SPCE061A为音频输出提供两个DAC通道， DAC1和DAC2输出的模拟电流信号通过DAC1和DAC2管脚输出。 DAC1和DAC2的输出数据应写入P_DAC1(写) (7017)和P_DAC2(写) (7016)单元。 * 第3章单片机硬件结构 * 2.12 低电压监测/低电