[工学]2 FPGA硬件.pptVIP

FPGA/CPLD优点 FPGA/CPLD的分类和使用 2. 基于查找表技术，SRAM工艺的FPGA/CPLD 3. 反熔丝技术 2.3 Xilinx FPGA产品 Xilinx CPLD器件命名 分类 XC9500XL系列器件特征 XC9500系列器件特点 2、XC9500系列器件结构 功能块 宏单元 乘积项分配器 FastCONNECT开关矩阵 输入/输出块 持续性 加电特性 2.4 CPLD/FPGA边界扫描测试 2.5 FPGA开发流程 FPGA的设计方法一般采用“Top→down”自顶向下的设计方法： 加电期间：采用内部电路保持器件在静止状态，直到电源电压保持在安全电平（近似3.8V），所有器件引脚和JTAG引脚被禁用，所有器件输出用IOB上拉电阻使能静止。 初始化：电源电压达到安全电平，所有用户寄存器开始初始化，器件立即正常工作。 擦除状态：器件输出用IOB上拉电阻禁止，使能JTSG引脚，允许器件在任何时间被编程。 正常工作状态：器件输入和输出被使能，JTAG引脚被使能，允许在任何时候擦除器件或进行边界扫描测试。 JTAG BST（boundary scan test）系统内部结构 边界扫描IO引脚功能： * * 2 FPGA／CPLD硬件基础 2. 1