第2章_多路彩灯控制器的设计与分析教材教学课件.pptVIP

第2章 多路彩灯控制器的设计与分析 ;2.1 系统设计要求 ;2.2 系统设计方案 ;图2.1 彩灯控制器组成原理图 ;2.3 主要VHDL源程序 ; CLR:IN STD_LOGIC; CLK:OUT STD_LOGIC); END ENTITY SXKZ; ARCHITECTURE ART OF SXKZ IS SIGNAL CLLK:STD_LOGIC; BEGIN PROCESS(CLK_IN,CLR,CHOSE_KEY) IS VARIABLE TEMP:STD_LOGIC_VECTOR(2 DOWNTO 0); BEGIN IF CLR=1 THEN --当CLR=1时清零，否则正常工作; CLLK=0;TEMP:=000; ELSIF RISING_EDGE(CLK_IN) THEN IF CHOSE_KEY=1 THEN IF TEMP=011 THEN TEMP:=000; CLLK=NOT CLLK ; ELSE TEMP:=TEMP+1; END IF; ; -- 当CHOSE_KEY=1时产生基准时钟频率的1/4的时钟信号，否则产生基准时钟 --频率的1/8的时钟信号 ELSE IF TEMP=111 THEN TEMP:=000; CLLK=NOT CLLK ; ELSE ; TEMP:=TEMP+1; END IF; END IF; END IF; END PROCESS; CLK=CLLK; END ARCHITECTURE ART; ;2.3.2 显示控制电路的VHDL源程序 --XSKZ.VHD LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY XSKZ IS PORT(CLK:IN STD_LOGIC; CLR:IN STD_LOGIC; LED:OUT STD_LOGIC_VECTOR(15 DOWNTO 0)); END ENTITY XSKZ; ARCHITECTURE ART OF XSKZ IS ; WHEN S2= FLOWER=F2; CURRENT_STATE=S2; WHEN S2= FLOWER=F2; CURRENT_STATE=S4; WHEN S4= FLOWER=F4; CURRENT_STATE=S5; WHEN S5= FLOWER=F5;; CURRENT_STATE=S6; WHEN S6= FLOWER=F6; CURRENT_STATE=S1; END CASE; END IF; END PROCESS; LED=FLOWER; END ARCHITECTURE ART;;2.3.3 整个电路系统的VHDL源程序 --CDKZQ.VHD LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY CDKZQ IS PORT(CLK_IN:IN STD_LOGIC; CLR:IN STD_LOGIC; CHOSE_KEY:IN STD_LOGIC; LED:OUT STD_LOGIC_VECTOR(15 DOWNTO 0)); END ENTITY CDKZQ; ;ARCHITECTURE ART OF CDKZQ IS COMPONENT SXKZ IS PORT(CHOSE_KEY:IN STD_LOGIC; CLK_IN:IN STD_LOGIC; CLR:IN STD_LOGIC; CLK:OUT STD_LOGIC); END COMPONENT SXKZ; COMPONENT XSKZ IS PORT(CLK:IN STD_LOGIC;