【2018年最新整理】第章时序逻辑电路.ppt

第5章 时序逻辑电路 5.1时序逻辑电路的特点和表示方法 5.2时序电路的分析方法 5.3寄存器 5.4计数器 5.5顺序脉冲发生器 5.6时序电路的设计方法 5.1 时序逻辑电路的特点 逻辑功能上的特点(时序电路定义) 任一时刻的稳定输出不仅决定于该时刻的输入，而且和电路原来状态有关。 结构上的特点 电路中包含存储元件─通常由触发器构成。 存储元件的输出和电路输入间存在着反馈连接，这是时序电路区别于组合电路的重要特点之一。 时序逻辑电路的框图表示 时序电路分类 按触发方式分两类 同步时序电路：所有触发器共用一个时钟信号，即所有触发器的状态转换发生在同一时刻 异步时序电路：触发器的状态转换不一定发生在同一时刻。 时序电路分类 按输出方式分两类 米里型：时序电路的输出状态与输入和现态有关的电路称为米里型 莫尔型：输出状态只与现态有关的电路，称为莫尔型。 时序电路的逻辑功能表示法 逻辑方程式 时序电路的逻辑功能表示法 状态转换表、状态图、时序图(工作波形图) 时序电路的现态和次态，是由构成该时序电路的存储电路（一般由触发器组成）的现态和次态分别表示的，那么就可以用分析触发器的有关方法，列出时序电路的状态表，画出时序电路的卡诺图、状态图和时序图。 以上四种表示方法从不同侧面突出了时序电路的逻辑功能，它们本质上是相通的，可相互转换。在实际中根据需要选用。 5.2时序电路的分析方法 分析一个时序电路，就是要找出给定时序电路的逻辑功能。 对具体电路而言，就是通过分析找出电路的状态和电路的输出在输入信号和时钟信号作用下的变化规律。 ①分析电路组成，写逻辑方程式 根据给定电路，写出：时钟方程、驱动方程、输出方程 分析过程示意图如下 例5-1 例5-1 例5-1 5.3 寄存器 在数字系统和计算机中，经常要把一些数据信息暂时存放起来，等待处理。 寄存器就是能暂时寄存数码的逻辑器件。 寄存器内部的记忆单元是触发器。 一个触发器可以存储一位二进制数，N个触发器就可以存储N位二进制数。 主要数码寄存器、锁存器及移位寄存器。 ⒈数码寄存器 数码寄存器具有存储二进制代码，并可输出所存二进制代码的功能。具有双拍和单拍两种工作方式。 双拍工作方式是指接收数码时，先清零，再接收数码。 单拍工作方式是指只需一个接收脉冲就可以完成接收数码的工作方式。 集成数码寄存器几乎都采用单拍工作方式。 数码寄存器要求所存的代码与输入代码相同，故由D触发器构成。 5.4计数器 计数：具有记忆输入脉冲个数的作用称为计数。 计数器：具有记忆输入脉冲个数功能的电路称为计数器。 用途：计数器是现代数字系统中不可缺少的组成部分。主要用于计数、定时、分频和进行数字计算等。如各种数字仪表（万用表、测温表），各种数字表、钟等。 ⒈计数器的分类 按照各个触发器状态更新情况的不同可分为： 同步计数器：各触发器受同一时钟脉冲─输入计数脉冲控制，同步更新状态。 异步计数器：有的触发器受计数脉冲控制，有的是以其它触发器输出为时钟脉冲，状态更新有先有后。 ⒈计数器的分类 按照计数长度(计数容量)的不同分为： N进制：N为≥2的自然数，N叫做计数器的容量或计数长度。 对于计数器的一位而言，电路有N个状态，该计数器就为N进制计数器。例如八进制计数器电路，一位八进制计数器应有八个状态，二位八进制计数器应有六十四个状态。n位八进制计数器应有8n个状态。 ⒈计数器的分类 按照计数器数值增减情况不同分为： 加法计数器：随计数脉冲的输入递增计数。 减法计数器：随计数脉冲的输入递减计数。 可逆计数器：随计数脉冲的输入可增可减地计数。 目前，集成计数器的种类很多，无需用户用触发器组成计数器，因此本节主要介绍集成计数器。? ⒉集成计数器 ⑴二进制计数器 ⑵8421编码十进制计数器(CC40160) ⑶二—五—十进制异步加法计数器 ⑷可逆(加/减)计数器 ⑸用中规模集成计数器构成任意进制计数器 ⑹移位寄存器型计数器 ⑺扭环型计数器 ⑴二进制计数器 四位同步二进制加法计数器74161电路 74161的功能表 74161的逻辑符号和外引脚图 ⑵ 8421编码十进制计数器 8421编码十进制计数器74160是TTL型十进制加法计数器。CC40160是MOS型十进制加法计数器。 CC40160是由TTL系列74160移植过来的，逻辑功能及引脚排列图完全一致。 其特点是： 计数器的初始值可由预置端任意置入。 电路内部采用快速提前进位，为级联方便而专门有进位输出端。 预置数与CP同步，清零与CP异步。 ⑶二—五—十进制异步加法计数器 二—五—十进制异步加法计数器74290（T1290）的逻辑图如图所示。 表5-7是74290的功能表。 ⑷可逆（加/减）计数器 可逆计数器亦称加/减计数器。 同步加/减计数器有双时