[工学]基于VHDL的简易CPU的设计和实现.pdfVIP

[工学]基于VHDL的简易CPU的设计和实现.pdf

  1. 1、本文档共4页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
[工学]基于VHDL的简易CPU的设计和实现

学术探讨应用技术与研究 基于VHDL 的简易CPU的设计和实现 宋 沛 罗 琼 (广州大学物理与电子工程学院,广州 番禺 510006) [ 摘 要] 采用EDA 技术,以VHDL 为硬件描述语言,以QuartusII6.0 为开发环境,选用Altera 公司CYCLONE 系列的 EP1C6Q240C8N 芯片作为目标芯片,设计实现了一个简易微处理器。主要介绍了其中两个模块:控制器模块和总线模块,使 VHDL 的设计者对“自顶向下”的设计方法和状态机的设计和使用有更深入的了解。 [ 关键词] 现场可编程门阵列;超高速集成电路硬件描述语言;EDA;微处理器 去。它还有一个数据输出端,将数据送至ALU 去进行算术运 1.引言 算。ALU 为算术逻辑部件,将其简化为一个二进制补码加法 现代电子设计技术的核心是 EDA (Electronic Design 器/减法器。寄存器B ,将要与A 相加减的数据暂存于此寄 Automation)技术。EDA 技术是依赖计算机作为硬件平台,以 存器。输出寄存器O ,计算机运行结束时,累加器A 中存有 大规模可编程逻辑器件及集成电路为设计载体,设计者在 答案。如要输出此答案,就得送入O 。D 为二进制显示器,这 EDA 软件平台上,使用以描述硬件电路的功能、信号连接关 是用发光二极管(LED)组成的显示器。每一个LED 接到寄存 系及定时关系的语言HDL (即硬件描述语言)完成文件设 器O 的一位上去。当某位为高电位时,则该LED 发光[5] 。 计,再经由计算机自动地完成逻辑编译、逻辑化简、逻辑分 割、逻辑综合、优化、布局布线、以及逻辑优化和仿真测试, 直至完成对特定目标芯片的适配编译、逻辑映射和编程下 载等工作,最终形成集成电子系统或专用集成芯片的一门 [1] 技术 。 本文采用 EDA 技术, 以VHDL 为硬件描述语言,以 [2] [3] QuartusII6.0 为开发环境,采用“自顶向下” 的设计方法,选 用Altera 公司CYCLONE [4] 系列的EP1C6Q240C8N 芯片作 为目标芯片,设计实现了一个简易微处理器。在使更多人理 解并接触微处理器的同时,为设计和使用IP 核打下基础。此 简易微处理器,虽在性能上不能与商用CPU 相提并论,但 “麻雀虽小,五脏俱全”。 2 .简易CPU 的系统结构 此简易微处理器的结构特点是:功能简单,只能做两个 图1 简易微处理器结构[6] 数的加减法;内存量小,只有一个 16×8ROM;字长为8 位, 输出用二进制8 位显示。简易微处理器的总体结构如图 1 3 .基于VHDL 的简易CPU 的设计和实现 所示。简易微处理器共分十个部分。PC 是程序计数器,每次 运行之前,先复位至0000 ,当取出一条指令后,PC 加 1,为了 用VHDL 分别实现图 1 中的所有部件,其中最重要的 简化,将其计数范围设定为0000~1111。也就是说,存储指 是控制部件CON 和总线部件W 的设计和实现,其它部件实 令和数据的PROM 的地址范围为0000~1111,共16 个存储 现较简单(其它部件多为在时钟下降沿触发的异步清零同步 单元,每个存储单元是8 位。MAR 是存储地址寄存器,接收 使能的寄存器或

文档评论(0)

qiwqpu54 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档