(精选)数字逻辑与数字系统 时序逻辑1课件.pptVIP

A、当CP =0 时，两个与非门被封锁，输出 ， 使触发器的输出保持不变。 B、当CP=1时，触发器处于“自锁”状态，输出也不变：见书P62； C、当CP由1变0时，有 ：Qn+1=JQn+KQn （ 有效） J K Q Q CP Q2 J K Q Q CP Q1 CP 例：假设初始状态 Q n = 0 ，画出Q1和Q2 的波形图。 Q1 Q2 看懂逻辑符号 ； 熟练使用功能表 。 Qn+1=Qn 2)、维持-阻塞D触发器 如图为正边沿触发的维持-阻塞D触发器的逻辑图。 特性方程为： （ 有效） 逻辑符号 RD SD D C Q D1 D2 9、T触发器 将J=K=T代入JK触发器特性方程，得T触发器特性方程为： （ 有效） 当T=1时，为T`触发器 （ 有效） 功能表 时序图： CP Q T RD SD C Q T 逻辑符号: 设初态为0 9、触发器逻辑功能的转换 被转换的触发器的功能包含目的触发器的功能。 例如：JK触发器 1. 当J=0、K=0时，具有保持功能； 2. 当J=1、K=1时，具有翻转功能； 3. 当J=0、K=1时，具有复位功能； 4. 当J=1、K=0时，具有置位功能。 因此，JK触发器可以转换成其他多种触发器。 1）、JK触发器转换成D触发器 C Q K J D CP JK: Qn+1=JQn+KQn ……（1） D:Qn+1 = D……（2） 依特性方程一致原则 有: JQn+KQn=D 令 Qn=0, J=D Qn=1, K=D 即K=D 或（2）化为：Qn+1 = D= DQn+DQn 与（1）比较得： J=D，K=D 2）、JK触发器转换成T触发器 C Q K J T CP T： JK: Qn+1=JQn+KQn 比较得： J=K=T 3）、D触发器转换成T′触发器 C Q D CP D:Qn+1 = D T`： 得： 二、锁存器、寄存器、移位寄存器 1、锁存器 D锁存器：Qn+1 = D(cp=1有效) SD 逻辑符号 RD C Q 74LS373锁存器见CAI 一位时控D触发器只能传送或存储一位二进制数据。 如何一次传送或存储多位二进制数据？ 时序电路的特点：具有记忆功能。 在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来的状态有关者，都叫做时序逻辑电路，简称时序电路。 组合逻辑电路 存储功能 . . . . . . . . . . . . X Y Z W 第四章 时序逻辑 时序电路的基本单元：触发器。 一、集成双稳触发器 1、双稳触发器的基本特性 (1)有两个互非的输出端Q和 . (2)有两个稳定的状态：“1”态={Q=1，=0} “0”态={Q=1， =0}。在没有外界的作用时，触发器保持原来的稳定状态不变。 （3）在一定的外界信号的作用下，触发器可以从一个稳定状态转变到另一个稳定状态。 2、触发器分类 按是否有时钟分:（1）没有时钟输入端的基本触发器； : （2）有时钟输入端的时钟触发器。 3、几个术语和符号 现态：Qn， 次态：Qn+1， 次态方程（状态方程、特征方程）： Qn+1=f（Qn，X） 其中X为输入集合。 按功能分：有R-S触发器、D型触发器、JK触发器、T型等； 按触发方式划分：有电平触发方式、主从触发方式和边沿触发方式 。 两个输入端 4、基本 RS 触发器 反馈 两个输出端 反馈 正是由于引入反馈，才使电路具有记忆功能 ! a b 输入RD=1, SD=1时 若原状态： 1 0 1 1 1 0 0 1 输出保持原状态： 若原状态： 0 1 1 1 0 1 1 0 输出保持原状态： a b a b 保持！ 输入RD=0, SD=0时 0 0 1 1 输出：全是1 注意：当RD、SD同时由0变为1时，翻转快的门输出变为0，另一个不得翻转。因此，该状态为不定状态。 a b 基本触发器的功能表 RD SD Qn+1 1 1 0 1 1 0 0 0 保持原状态 0 1 1 0 不定状态 复位端 置位端 逻辑符号 特性表： Qn R S Qn+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 × 0 0 1 1