[工学]第三章：VHDL编程基础.ppt

3.1概述 常用硬件描述语言 有①VHDL、②Verilog、③ABEL语言 三者对比： 逻辑层次描述　 ①行为级　② ③门级 设计要求　 ①不需要了解电路结构的细节 综合过程　 ①行为级→RTL级→门电路级 对综合器要求　 ①要求高 支持的EDA工具　 ① ②很多 国际化程度 　 ① ②已成为IEEE标准 3.1概述 VHDL简介： 英文全名：Very-High-Speed Integrated Circuit Hardware Description Language 1985年在美国国防部的支持下正式推出 1987年IEEE将其采纳为IEEE1076标准 1993年IEEE对VHDL进行修订，公布1076－1993版本 3.1概述 VHDL的优点： 与其他的硬件描述语言相比，VHDL具有更强的行为描述能力。 VHDL具有丰富的仿真语句和库函数。 具有支持大规模设计的分解和已有设计的再利用功能。 用VHDL完成一个确定的设计，可以利用EDA工具进行逻辑综合和优化，并自动把VHDL描述设计转变成门级网表(根据不同的实现芯片)。 3.1概述 VHDL对设计的描述具有相对独立性。 由于VHDL具有类属描述语句和子程序调用等功能，对于完成的设计，在不改变源程序的条件下，只需改变类属参量或函数，就能轻易地改变设计的规模和结构。 VHDL程序设计约定 语句结构描述中方括号“[ ]”内的内容