数字电路系统设计与仿真试验-桂林电子科技大学.PDFVIP

数字电路系统设计与仿真试验-桂林电子科技大学.PDF

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字电路系统设计与仿真试验-桂林电子科技大学

数字电路系统设计与仿真实验平台 使用说明书 桂林电子科技大学 2014 年 9 月 1 日 1 (1)实验平台介绍 数字电路系统设计与仿真实验平台是集基本数字电路设计验证性仿真、简单数字系统仿 真、复杂数字系统HDL 仿真、系统级仿真与硬件验证等数字系统设计相关功能于一体的实 验系统。该平台上可以完成从简单到复杂、仿真到硬件验证的数字电路设计的各个步骤,能 够满足《数字电子技术基础》、《EDA 技术》、《数字系统综合设计》、《SOPC 技术与应用》 等电子信息类专业课程的实验需求。 如图1 所示,整个实验是基于EDA 技术综合实验箱硬件平台,结合Multisim、Quartus Π、Modelsim 和Matlab/Simulink 等软件,使用Signal Tap Π、In-System Source and Probes、 Simlink HIL 等软硬件协同仿真工具来构建完善的数字系统设计虚拟仿真与硬件验证的。开 设的实验课程见附录表1。 (a) Quartus ii (b)Modelsim (c) Multisim (d)EDA 实验箱 图 1 数字电路系统设计与仿真实验平台 (2 )平台软件组成与功能 实验平台的软件组成如图2 所示,能进行的实验涵盖了简单到复杂数字系统的设计和仿 真。 2 图2 平台软件结构图 1)Multisim 提供了电路原理图输入和硬件描述语言模型输入和比较全面的仿真分析功 能,同时还提供了一个庞大的元器件模型库和一整套虚拟仪器包括示波器、信号发生器、万 用表、逻辑分析仪、逻辑转换器、字符发生器、波特图绘图仪等,可以满足对一般的数字逻 辑电路、模拟电路以及数字-模拟混合电路的设计和分析需求。而且其用户界面非常友好, 元器件模型真实,使用方便。通过这些直观形象化的原件模拟数字实验室的仪器可以让学生 直观的了解数字电路,达到了类似实际实验操作的效果。 2 )Quratus Π 和Modelsim 可以用来实现较为复杂的数字系统的设计,搭建专业的测试 环境、模拟真实的激励对电路进行全面的仿真验证。Modelsim 由于集成了性能分析、波形 比较、代码覆盖、数据流ChaseX、Signal Spy、虚拟对象Virtual Object 、Memory 窗口、Assertion 窗口、源码窗口显示信号值、信号条件断点等众多调试功能,,能够帮助学生从各个方面分 析、了解复杂数字系统。同时利用Signal Tap Π、In-System Source and Probe 工具还可以进 行硬件上的仿真调试。图 2 所示为实验平台进行的简易正选信号发生器实验,使用了 Modelsim 进行时序仿真,然后使用Signal Tap Π 进行硬件调试。以下是简易正弦信号发生器 的HDL 语言描述: module dds(CLK,RST,EN,Q,AR); output [7:0] Q; output [6:0] AR; input CLK,RST,EN; wire [6:0] TEMP; reg [6:0] Q1; wire wren; always@(posedge CLK or negedge RST)begin if(!RST) Q1=7d0; else if(EN) Q1= Q1+7d1; else Q1 = Q1; end assign TEMP = Q1; assign AR=TEMP; assign wren = ~EN; RAM512 U1(.address(TEMP),.inclock(CLK),.q(Q),.wren

文档评论(0)

sunshaoying + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档