用集成电路设计数字模拟电路芯片.doc

设计目的： 掌握CMOS反相器和两级CMOS运算放大器的电路图基本原理。 熟练掌握并运用tanner作图软件。 3. 基本能根据仿真图对电路进行基本分析 CMOS反相器 1.工作原理 1）.基本电路结构 2）.开启电压|UTP|=UTN，且小于VDD。当uI= UIL=0V时，VTN截止，VTP导通， uO = UOH≈VDD 当uI =UIH = VDD ，VTN导通，VTP截止，uO =UOL≈0V 3.）工作特点 　　VTP和VTN总是一管导通而另一管截止，流过VTP和VTN的静态电流极小（纳安数量级），因而CMOS反相器的静态功耗极小。这是CMOS电路最突出的优点之一。 2.用Tanner仿真 1）cmos反相器电路图 2）反相器瞬时分析 生成t-spice文件如下： 进行仿真： 仿真状态窗口： 仿真结果报告文件： 3）反相器瞬时分析在W-Edit中观看仿真结果 4）反相器直流分析在W-Edit中观看仿真结果 3.用Tanner画CMOS反相器版图 二．两级CMOS运算放大器设计 设计原理分析： 单级有源负载差动放大器的增益一般可达几十到几百倍左右。 但作为运算放大器， 这个增益是不够的， 因此还需要多级级联。 下面我们来分析两级CMOS运算放大器。 两级CMOS运算放大器的基本电路图如下： 图一 电路图 下面我们根据题设指标，tanner下进行仿真，并进行分析： 已知: KN=μnCox=25 μA/V2， KP=μpCox=12.5 μA/V2， Cc=5 pF，功耗Pm≤10 mW，UDD=9 V， λN=0.01 Ｖ-1,λP=0.015 V-2,UTH=1V。 要求：Aud5000，单位增益带宽GB=3MHz，压摆率SR=2V/us。 根据总功率Pm=10mW，Udd=9V，可求出允许总电流I=Pm/Udd=1100uA 根据压摆率SR=2V/us,算出第一级偏置电流Iss. SR=Io1(max)/Cc，Io1=Id4-Id2=Id1-Id2,Id1最大值为Iss,Id2最小值为0，故Io1(max)=Iss。Iss=SR*Cc=10uA。 区Iss=100uA,Id1q=Id2=50uA. 压摆率计算 根据对单位增益带宽的要求，计算差动放大器MOS的宽长比。 由图一可知，加了密勒补偿Cc后， 由于密勒等效电容对带宽的影响远大于MOS管极间电容的影响， 所以， MOS管极间电容的影响可以忽略不计， 那么该电路的高频小信号等效电路如图2 所示。 图二 高频小信号等效电路 用密勒等效原理作单向化近似如图三所示，其中密勒等效电容Cm为 Cm≈(gm5Ro2)Cc 显然Cm引入的是整个电路的主极点， 也就决定了整个电路的单位增益带宽。 设Cm引入主极点， 则根据图三, 输出电压Uo(jω)为 Uo(jω) = —gm5Ro2U1(jω) 图三 单向化模型 该式忽略了输出回路时常数的影响 所以 单位增益 代入Cm=(gm5Ro2)Cc得 式中， gm1为差分对管跨导 题目要求: ωGB=2π·GB=2π×3 MHz 代入上式， 算出V1、 V2的宽长比为 得到两级运算放大器设计图表如下 在Tanner中的仿真： 首先在S-Edit中画出电路的仿真图，按照上表中MOS管的宽长比，电压，功耗，进行设置。 在T-Spice中进行仿真的设置： 插入工艺文件m12_125.md和波形分析的设置。 W-Edit的仿真分析：+ 幅频响应的仿真曲线 相频特性的仿真曲线 仿真报告文件。 注： 仿真结果和计算有差入，仿真时各管尺寸有所调整， 特别是频 率响应比计算值要差得多， 这是因为计算时忽略了许多因素的缘故， 如所有MOS电容引起的极点都未在计算之中。 此外在MOS管的设置中仅仅对宽长比进行的设置，而没有考虑到源极面积，源极周长和栅极面积，栅极周长，从而使在S-Edit中的电路和设计电路有较大不同，从而导致仿真结果偏差。这在今后的电路图设计中是需要注意的。 设计报告总结： 本次集成电路主要是设计数字电路和模拟电路芯片，运用Tanner软件进行原理图及版图的绘制并进行仿真。初次使用这个软件时，遇到很多问题，根据老师的讲解，再按照课本慢慢摸索，最终将问题一一解决，完成了本次设计报告，同时掌握了Tanner这一实用的软件，收益匪浅。