第1章节引言课件1章节.ppt

精确：最终版图的首要要求必须是它在一个个晶体管基础上和工程制图是等同的。 物理描述：版图设计是按照晶体管和连线在硅片上的样子对其进行绘制艺术。因此，可以认为版图设计是电路的物理描述。 工程制图：晶体管级或着门级电路图在历史上主要是以“图形形式”存在的，并且现在很多公司仍然这么做。现在更复杂的方法学使得一些版图设计工程师可以得到一个称为“网表”的基于文本的文件。 遵守：指的是“满足……的要求” 制造工艺所带来的约束：这些约束包括如金属线的最小线宽之类的版图设计规则，但是也有许多关于可制造性或者可靠性方面的其他准则，而这些准则能提高版图的总体质量。 设计流程所带来的约束：这些约束包含建立一系列准则，建立这些准则的目的是为了使在流程中用到的所有其他工具能有效地用于整个版图。 通过仿真显示为可行的性能要求所带来的约束：工程师如果不知道版图中电路实现的细节，要完成一个电路设计，那么就需要做一些假定。 1.4.3 版图设计的重要性 ? 制造集成电路的掩膜很贵。根据SemaTech报告，“一套130nm逻辑器件工艺的掩膜大约需75万美元，一套90 nm的掩膜将需160万美元，一套65 nm的掩膜将高达300万美元”。然而，每套掩膜的寿命有限，一般只能生产1 000个晶圆。工艺线投资的高成本和设计能力的普遍落后，导致多数工艺线走向代工(代客户加工，Foundry)的经营道路；电路设计、工艺制造、封装的分立运行为发展无生产线(Fabless)和无芯片(Chipless)集成电路设计提供了条件，为微电子领域发展提供了条件。 FAB:芯片制造公司的代工厂 代工单位将经过前期开发确定的一套工艺设计文件PDK (Process Design Kits)通过因特网传送(或光盘等媒质邮寄)给设计单位，这是一次信息流过程。PDK文件包括工艺电路模拟用的器件的SPICE参数，版图设计用的层次定义，设计规则，晶体管、电阻、电容等元件和通孔(via)、焊盘等基本结构的版图，与设计工具关联的设计规则检查DRC (Design Rule Check)、参数提取(EXTraction)和版图电路图对照LVS (Layout-vc-Schematic)用的文件。设计单位根据研究项目提出的技术指标，在自己掌握的电路和系统知识基础上，利用PDK提供的工艺数据和CAD/EDA工具，进行电路设计、电路仿真(或称之为“模拟”)和优化、版图设计、设计规则检查DRC、参数提取和版图电路图对照LVS，最终生成通常以一种称之为GDS-II格式的版图文件，目前基本上都是通过因特网传送给代工单位。这也是一次信息流过程。 代工单位根据设计单位提供的GDS-II格式的版图数据，首先制作掩膜(Mask)，将版图数据定义的图形固化到铬板等材料的一套掩膜上。一张掩膜一方面对应于版图设计中一层的图形，另一方面对应于芯片制作中的一道或多道工艺。正是在一张张掩膜的参与下，工艺工程师完成芯片的流水式加工，将版图数据定义的图形最终有序地固化到芯片上。这一过程通常简称为“流片”。根据掩膜的数目和工艺的自动化程度，一次流片的周期约为2个月。代工单位完成芯片加工后，根据路程远近，利用飞机等不同的快速运输工具寄送给设计单位。设计单位对芯片进行参数测试和性能评估，符合技术要求时，进入系统应用。从而完成一次集成电路设计、制造和测试与应用的全过程。否则就需进行改进和优化，才能进入下一次循环。 1.4.4 版图设计的过程 布图设计的输入时元件说明或网表，其输出是设计好的版图。整个布图设计可分为四步：划分、布图规划和布局、布线、压缩。 划分：由于一个芯片包含上千万个晶体管，加之受计算机存储空间和计算能力的限制，需要把整个电路划分为若干个模块，把处理问题的规模缩小。 划分时需考虑的因素：模块的大小，模块的数目、模块之间的连线数。 布图规划和布局：布图规划是根据模块所包含的器件数估计其面积，再根据该模块与其他模块的连接关系以及上一层模块或芯片的形状估计该模块的形状和相对位置。 布局的任务是确定模块在芯片上的精确位置，其目标是保证在布通的前提下使芯片面积尽可能小。 布线：百分之百的完成模块之间的互连，在完成布线的前提下进一步优化布线结果，如：提高电性能、减少通孔数。 压缩：是布线完成后的优化处理过程，它试图进一步减小芯片的面积。目前常用的有一维和二维压缩，较为成熟的是一维压缩技术。在压缩过程中必须保证版图几何图形间不违反设计规则。 整个布图过程可以用图来表示，布图过程往往是一个反复迭代求解过程，必须保证布图中各算法间目标函数的一致性，前面阶段的算法要尽可能考虑到对后续算法的影响。 电路设计 划分 布图规划和布局 总体布线 详细布线 设计验证 物理设计 1.4.5 版图举例 N阱