计算机组成原理——存储器和总线实验.docVIP

实验六 存储器和总线实验 一、实验目的 熟悉存储器和总线组成的硬件电路。 二、实验要求 按照实验步骤完成实验项目，利用存储器和总线传输数据 三、实验内容 实验原理图如下（省略图）： （1）实验原理 按照实验所用的半导体静态存储器电路图进行操作，该静态存储器由一片6116（2K x 8）构成，其数据线（D0-D7）已和数据总线（BUS-DISP UNIT）相连接，地址线由地址锁存器（74LS273）给出，该锁存器的输入已连接至数据总线。地址A0-A7与地址总线相连，显示地址内容。数据开关经一三态门（74LS245）已连接至数据总线，分时给出地址和数据。因为地址寄存器为8位，接入6116的地址A7-A0，而高三位A8-A10本实验装置已接地，其容量为256字节。6116有三根控制线：/CS（片选线）、OE（读线）、WE（写线）。当片选有效（/CS=0）时，同时OE=0时，（WE=0）时进行读操作。本实验中将OE引脚接地，在此情况下，当/CS=0、WE=1时进行写操作，/CS=0、WE=0时进行读操作，其写时间与T3脉冲宽度一致。实验时T3脉冲由“单步”命令键产生，其他电平控制信号由二进制开关模拟，其中/CE(存储器片选信号)为低电平有效，WE为写/读（W/R）控制信号，当WE=0时进行读操作、当WE=1时为写操作。 （2）实验步骤 1、控制信号连接：位于实验装置右侧边缘的RAM片