数电PPT第四章 组合逻辑电路.ppt

本章主要内容 4.1 概述 2. 逻辑功能的描述 其输出输入的逻辑关系可表述为 4.2.1 组合逻辑电路的分析方法 例4.2.1 分析图 4.2.1所示逻辑电路的逻辑功能。 b.化简： 例4.2.2 分析图4.2.2所示电路的逻辑功能 练习：如图4.2.3所示电路，分析其逻辑功能。 4.2.2 组合逻辑电路的设计方法 二 、写出逻辑函数式 组合逻辑电路的设计过程也可用图4.2.4的框图来表示 例3.2.3设两个一位二进制数A和B，试设计判别器，若AB,则输出Y为1，否则输出Y为0. 练习 4.3 若干常用的组合逻辑电路 一、 普通编码器 其输出输入的真值表为 其逻辑电路如图4.3.2所示 二 、优先编码器 从74HC148的真值表可总结输出扩展端的功能如下 总结： b.根据优先权的要求，若第一片的优先级比第二片高，则第一片的输入为A?15～ A?8，第二片的输入为A?7～ A?0。当第一片工作，即有输入信号时，第二片禁止工作，也就是使得第二片的S?＝1。 c. 由于74HC148输出端只有3个，要想根据要求输出为4线，必须借用第一片的扩展端Y?EX。由于有输入时，Y?EX＝0，无输入时Y?EX＝1，故加反相器可作输出四位二进制数码的最高位。 三、 二－十进制优先编码器74LS147 其功能表为 4.3.2 译码器 其真值表如表 1.二极管与门阵列构成的3位二进制译码器 2.中规模集成译码器74HC138 其逻辑功能表为 实现的电路如图4.3.10所示 二 、二－十进制译码器 三、用译码器设计组合逻辑电路 解：先将要输出的逻辑函数化成最小项之和的形式，即 由于74HC138的输出为 例4.3.2 试利用3线－8线译码器74HC138及与非门实现全减器，设A为被减数，B为减数，CI为低位的借位，D为差，CO为向高位的借位。 c.由74HC138的输出可知 例4.3.3 由3线－8线译码器74HC138所组成的电路如图4.3.14所示，试分析该电路的逻辑功能。 输出输入的真值表为 四 、显示译码器 注：(1) 半导体数码管每段都是一个发光二极管（LED），材料不同，LED发出光线的波长不同，其发光的颜色也不一样。 (3) 半导体数码管的优点是工作电压低，体积小、寿命长、可靠性高、响应时间短、亮度高等。缺点为工作电流大（10mA）。 下表为BCD－七段显示译码器的真值表（驱动共阴极数码管） 从真值表画出Ya～ Yg的卡诺图，圈“0”然后求反可得各输出端的逻辑式 各输出端的逻辑式为 其中各管脚的用途如下： 图3.3.13为7448驱动共阴极半导体数码管BS201A的工作电路。 利用RBI ?和RBO ?的配合，实现多位显示系统的灭零控制，图4.3.19为有灭零控制的8位数码显示系统 3.3.3 数据选择器 其中数据选择器的逻辑图形符号如图4.3.21所示，其中之一的数据选择器的逻辑图如图4.3.22所示 其中对于一个数据选择器： 其真值表如下表所示 例4.3.4试用双4选1数据选择器74HC153组成8选1数据选择器。 二、 用数据选择器设计组合逻辑电路 例4.3.5 分别用4选1和8选1数据选择器实现逻辑函数 双4选1数据选择器74HC153的一个4选1数据选择器的输出端逻辑函数为 其电路连线如图4.3.23所示 8选1数据选择器74HC151的输出端逻辑式为 故其外部接线图如图4.3.24所示 例4.3.6试用双4选1数据选择器74HC153构成全减器，设A为被减数，B为减数，CI为低位的借位，D为差，CO为向高位的借位。 比较令： 则电路的连线图如图4.3.25所示 4.3.4 加法器 其逻辑电路及逻辑符号如图4.3.26所示 2. 全加器 由半加器组成的全加器的逻辑电路和逻辑符号如图4.3.27所示 双全加器74LS183的内部电路是按下式构建的，如图4.3.27所示 二 、多位加法器 串行进位加法器结构简单，但运算速度慢。应用在对运算速度要求不高的场合。T692就是这种串行进位加法器。 2.超前进位加法器 设Gi＝AiBi为进位生成函数，Pi＝ Ai＋Bi为进位传递函数，则上式可写成 74LS283就是采用这种超前进位的原理构成的4 位超前进位加法器，其内部电路如图4.3.29所示 以i＝0和i＝1为例 逻辑图形符号如图4.3.30所示。 三 、用加法器设计组合逻辑电路 解：写出各输入端的逻辑式 则当Y7＝0时，74LS283(1)：A3＝0，A2＝D6，A1=D5， A0＝D4。74LS283(2)：A3＝D3，A2＝D2，A1=D1，A0＝D0， CI=0,做加法后和为 Y7～Y0=0D6~D0. 例4.3.8