EDA课程关于DDS的简单设计基于Verilog_HDL推荐.docVIP

基于DDS的正弦信号发生器 设计报告 院 系： 自动化工程学院电子学系 专 业： 电子信息科学与技术 班 级： 2009级班 2011年月日 Sour是信号发生器的输出信号波形，fout为输出信号对应的频率。时间t是连续的，为了数字逻辑实验该表达式，须要进行离散化处理，用基准时钟CLK进行抽样，令正弦信号的相位为：=2t 在一个CLK周期，相位的变化量为： 其中fclk指clk的频率对于2可以理解成“满”相位，为了对进行数字量化，把2切割成份，由此每个clk周期的相位增量用量化值B来表述：B，且B为整数，与上式联立得： ，B= 显然，信号发生器的输出可描述为 其中指前一个周期clk周期的相位值，同样得出 = 所以，只要对相位的量化值进行简单的累加运算，就可以得到正弦信号的当前相位值，而用于累加的相位增量量化值B决定了信号的输出频率fout,并呈现出简单的线性关系。 如上图，一基本的DDS结构，主要有相位累加器，相位调制器，正弦ROM查找表和DAC构成 相位累加器是整个DDS的核心，输入称为频率字输入。 相位调制器接受相位累加器的相位输出，在这里加上一个相位偏移值，主要用于信号的相位调制，如PSK等，相位字输入最好也用同步寄存器保持同步。 正弦波数据存储器ROM(查找表)完成（）的查找