FPGA程序设计环境搭建及应用推荐.pptVIP

仿真结果 Simulator Tool 面板?Start?Report 管脚定位 Assignments?Pins 双击，在下拉菜单中选取管脚 双击，在下拉菜单中选取芯片定位 TCL脚本文件建立 Files?New?Tcl Script File 管脚锁定Tcl脚本输入 命令码 芯片管脚 设计中的管脚名称 TCL脚本文件运行 Tools?Tcl Scripts，弹出下面对话框，选中要运行和Tcl文件，点Run 最后设计完成 利用缺省时序设置进行全编译，为下载配置作准备 编程配置 Tools?Programmer弹出对话框如下 选择要下载的文件 选择编程模式 开始下载 编程进度显示 Byteblaster Parallel port Download Cable 25-Pin Male Header PC 10-Pin Female Plug The Target Circuit Board PC Parallel Port ByteblasterMV Device:Flex,Max,Acex系列 Download Model:Passive Serial Model(PS) and JTAG Model 使用：在PS模式下在线配置设备，在JTAG模式下可以对 MAX9000，MAX7000S，MAX7000A进行编程 ByteblasterII hwadee * * FPGA程序设