第三章 MOS数字电路.ppt.Convertor.docVIP

第三章 MOS数字电路 MOS数字电路的特征 CMOS数字电路特点 3.1 数字电路的特征 3.1.1标准逻辑电平 1．电平类型：TTL电平、ALSTT电平、ECL电平、HCMOS电平、NMOS电平 2．状态：高阻态 ‘0’态：电平值为低电平， ‘1’态：电平值为高电平， 不定态： 3.1.2 逻辑扇出特性 1．逻辑电路输出电平将随着负载的变化而变化，如图 随着负载的加重（电流增加，即RL变小）电路的输出低电平将抬高，高电平将降低。当时,,. 可见，当负载变化时，驱动电路的输出电压可能会偏离标准的逻辑电平，从而使得逻辑紊乱。 2．逻辑扇出特性：逻辑电路的输出电平保持在规定范围内所能够驱动的同类型逻辑电路的最大数目 3. TTL电平的扇出特性一般大于10，MOS管的扇出不受负载的影响，但是随着扇出的增大，负载电容增大，会影响工作速度。 3.1.3 容性负载及其影响 1．传输延时时间常数 ,其中R为输出阻抗，C为负载等效电容 2. 对于CMOS反相器，有。 当调整反相器宽长比，使得N管和P管等效电阻相等时，有 可见，为了提高电路的工作速度，应当减少R（即增加宽长比）和C 3.1.4 CMOS电路的噪声容限 1．低电平噪声容限 高电平噪声容限 其中，VIL是保证可靠逻辑‘1’状态CMOS反相器的最大输入电压，VIH是保证可靠逻辑‘0’状态CMOS反相器的最小输入电压 2．噪声容限的计算 如图在CMOS反相器的输入输出特性曲线中，VIH和VIL是两个临界点。 当Vi=VIL时，Vo＝VDD，此时M1工作在饱和区，M2工作在线性区，有 ， 由于,且 所以，得 其中 对于两管对称设计，，在VIL处，VO~Vi曲线的切线斜率为－1，即 可以求得 同样，可以得到 3.2 CMOS逻辑门 3.2.1CMOS或非门 对称输出驱动的或门 3.2.2CMOS与非门 3.2.3多输入逻辑门 3.3.1 NMOS传输晶体管 NMOS多路选择器 3.3.2 CMOS传输门 练习一 练习二 练习三