13扫频信号发生器的安装与调试.docVIP

课题十三 扫频信号发生器的安装与调试 实训目的 了解集成锁相环电路CD4046的基本原理及功能。 熟悉扫频信号的特点及波形。 实训设备及器材 实训设备：直流稳压电源1台，示波器1台，万用表1只，面包板1块。 实训器材：CD4046、NE555、三极管、电阻、电容。 实训电路及说明 (1)锁相环的介绍 锁相的意义是相位同步的自动控制,能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环,简称PLL。它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。锁相环主要由相位比较器（P）、压控振荡器（VCO）低通滤波器三部分组成,如图所示。图13-1 低通滤波器压控振荡器的输出接至相位比较器的一个输入端,其输出频率的高低由低通滤波器上建立起来的平均电压Ud大小决定。施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号U相比较,比较结果产生的误差输出电压UΨ正比于Ui和Uo两个信号的相位差,经过低通滤波器滤除高频分量后,得到一个平均值电压Ud。这个平均值电压Ud朝着减小VCO输出频率和输入频率之差的方向变化,直至VCO输出频率和输入信号频率获得一致。这时两个信号的频率相同,两相位差保持恒定（即同步）称作相位锁定。当锁相环入锁时,它还具有“捕捉”信号的能力,VCO可在某一范围内自动跟踪输入信号的变化,如果输入信号频率在锁相环的捕捉范围内发生变化,锁相环能捕捉到输人信号频率,并强迫VCO锁定在这个频率上。锁相环应用非常灵活,如果输入信号频率f1不等于VCO输出信号频率f2,而要求两者保持一定的关系,例如比例关系或差值关系,则可以在外部加入一个运算器,以满足不同工作的需要。 CD4046锁相环电路过去的锁相环多采用分立元件和模拟电路构成,现在常使用集成电路的锁相环,CD4046是通用的CMOS锁相环集成电路,其特点是电源电压范围宽（为3V－18V）,输入阻抗高(约100MΩ),动态功耗小,在中心频率f0为10kHz下功耗仅为600μW,属微功耗器件。图13-2是CD4046的引脚排列,采用 16 脚双列直插式,各引脚功能如下：1脚相位输出端,环路锁时为高电平,环路失锁时为低电平。2脚相位比较器的输出端。3脚比较信号输入端。4脚压控振荡器输出端。5脚禁止端,高电平时禁止,低电平时允许压控振荡器工作。6、7脚外接振荡电容。8、16脚电源的负端和正端。9脚压控振荡器的控制端。10脚解调输出端,用于FM解调。11、12脚外接振荡电阻。13脚相位比较器的输出端。14脚信号输入端。15脚内部独立的齐纳稳压管负极。CD4046引脚图 图13-3 CD4046内部逻辑图 图13-3是CD4046内部电原理框图,主要由相位比较、、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。比较器采用异或门结构,当两个输人端信号Ui、U的电平状态相异时（即一个高电平,一个为低电平）,输出端信号UΨ为高电平;反之,Ui、U电平状态相同时（即两个均为高,或均为低电平）,UΨ输出为低电平。当Ui、U的相位差Δφ在0°-180°范围内变化时,UΨ的脉冲宽度亦随之改变,即占空比亦在改变。CD4046工作原理如下：输入信号 Ui从14脚输入后,经放大器A1进行放大、整形后加到相位比较器、的输入端,图3开关K拨至2脚,则比较器Ⅰ将从3脚输入的比较信号Uo与输入信号Ui作相位比较,从相位比较器输出的误差电压UΨ则反映出两者的相位差。UΨ经R3、R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9脚,调整VCO的振荡频率f2,使f2迅速逼近信号频率f1。VCO的输出又经除法器再进入相位比较器,继续与Ui进行相位比较,最后使得f2＝f1,两者的相位差为一定值,实现了相位锁定。若开关K拨至13脚,则相位比较器工作,过程与上述相同,不再赘述。进行计算。通过三极管VT的驱动，此线性变化的电压加到CD4046的9脚，由于CD4046的压控振荡控制脚有线性变化的电压，因此在4脚输出的振荡频率就会产生连续变化的频率信号，其扫描范围取决于R6、C3、R7。 图2-13-4 扫频信号发生器电路图 实训内容及步骤 按图2-13-4组装扫频信号发生器，首先组装由555定时器组成的锯齿波发生电路，完成后用示波器测量7脚波形，观察，并记录。紧接安装以三极管VT组成的驱动电路，完成后测量三极管发射极波形，与刚才所测波形比较。最后将CD4046单元电路部分组装完毕。按公式计算中心频率。 实训报告 (1)观察555的7脚波形，并记录，频率与计算值进行比较。 (2)观察CD4046的4脚输出波形，并记录，频率的中心值与计算值进行比较，并在CD4046的1脚接电压表，观察其锁相指示（H/L）。 预习思考题 （1）如