网络试题填空题.docVIP

填空题 1．存储(程序)并按（地址）顺序执行，这是（冯.诺依曼）型计算机的工作原理。 2．移码表示法主要用于表示（浮点）数的阶码E，以利于比较两个（指数）的大小和（对阶）操作。 3．闪速存储器能提供高性能、、_的一门技术。具有规整性、cache中用来存放（行地址表），在虚拟存储器中用来存放（页表和块表） 3 一个较完善的指令系统应包含（数据传送）类指令，（算术逻辑）类指令，（逻辑运算）类指令，程序控制类指令，I/O类指令，字符串类指令，系统控制类指令。 4 硬布线器的设计方法是：先画出（指令周期）流程图，再利用（布尔代数）写出综合逻辑表达式，然后用（门电路和触发器）等器件实现。 5 当代流行的标准总线内部结构包含（数据传送）总线，（仲裁）总线，（中断同步）总线，公用总线。 6 磁表面存储器主要技术指标有（存储密度），（存储容量），（平均存储时），数据传输率。 7 DMA 控制器按其（组成结构）型，分为（选择）型和（多路）型两种。 8 {（26）16∪（63）16}（135）8 的值为（58）10 0．在计算机术语中，将运算器和控制器合在一起称为（CPU），而将(CPU)和存储器合在一起称为（主机）。 数的真值变成机器码可采用（原码）表示法，（补码）表示法，（反码）表示法，移码表示法。 广泛使用的（SRAM）和(DRAM)都是半导体随机读写存储器。前者的速度比后者快，但（集成度）不如后者高。 形式指令地址的方式，称为（指令寻址）方式，有（顺序）寻址和（跳跃）寻址。 5. CPU从（存储器）取出一条指令并执行这条指令的时间和称为（指令周期）。由于各种指 令的操作功能不同，各种指令的指令周期是（不相同的）。 微型机算计机的标准总线从16位的（ISA）总线，发展到32位的(EISA)总线和C. (VISA)总线，又进一步发展到64位的PCI总线。 7．VESA标准是一个可扩展的标准，它除兼容传统的(VISA)等显示方式外，还支持B. 1280*1204像素光栅，每像素点(24)颜色深度。 8．中断处理过程可以（嵌套）进行。（优先级高）的设备可以中断（优先级低）的中断服务程序。 1. 2000年超级计算机浮点最高运算速度达到每秒(10000亿)次。我国的（神威）号计算机的运算速度达到（3840亿）次，使我国成为美国、日本后第三个拥有高速计算机的国家。 2. 一个定点数由（符号位）和（数值域）两部组成根据小数点位置不同定点数有（纯小数）和纯整数之分。 对存储器的要求是（容量大），（速度快），（成本低）。为了解决这三方面矛盾计算机采用多级存储体系结构。 指令系统是表征一台计算机性能的重要因素，它的（格式）和（功能）不仅影 响到机器的硬件结构，而且也影响到（系统软件） 当今的CPU 芯片除了包括定点运算器和控制器外，还包括（CACHE），（浮点）运算器和（存储）管理等部件。 总线是构成计算机系统的（互联机构），是多个（系统功能）部件之间进行数据传送的（公共）通道 每一种外设都是在它自己的（设备控制器）控制下进行工作，而（设备控制器）则通过（适配器）和（主机）相连并受（主机） 控制。 在计算机系统中，CPU对外围设备的管理处程序查询方式、程序中断方式外，还 有（DMA）方式，(通道)方式，和（外围处理机）方式。 Cache是一种（高速缓冲）存储器，是为了解决CPU和主存之间（速度）不匹配而采用 的一项重要硬件技术。现发展为多级cache体系，（指令CACHE和数据CACHE）分设体系。 行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。 概括起来，主要有三种形式（时间）并行；（空间）并行；（时间+空间）并行。 4. 为了解决多个（主设备）同时竞争总线，（控制权）必须具有（总线仲裁）部件。 5. 软磁盘和硬磁盘的（存储）原理与（记录）方式基本相同，但在（结构）和性能上 存在较大差别。 7．主存与cache的地址映射有（全相连）、（直接相连）、（组相连）三种方式。其中组相连方式适度地兼顾了前二者的优点，又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想。 8．流水CPU是以(时间并行性)为原理构造的处理器，是一种非常（经济而实用）的并行技术。目 前的（高性能）微处理器几乎无一例外的使用了流水技术 1．计算机的硬件包括（运算器），(控制器)，(存储器)适配器，输入输出部分。 2．按IEEE764标准，一个浮点数由(符号位)，阶码E ，尾数m 三部分组成。其中阶码E 的值等于指数的(基值E)加上一个固定（偏移量）。 3．存储器的技术指标有（存储容量），（存储时间），（存储周期），存储器带宽。 4．指令操作码字段表征指令的（操作），而地址码字段指示（特征