常用组合逻辑电路设计 数字电路课件培训讲解.pptVIP

中规模组合逻辑电路设计;中规模通用集成电路应用 ; 加法器;半加器;;;全加器的逻辑图和逻辑符号; 用与门、或门实现; 用与或非门实现; 实现多位二进制数相加的电路称为加法器。;2、并行进位加法器（超前进位加法器）;超前进位发生器;加法器的级连;1、8421 BCD码转换为余3码;例3 用一个4位二进制并行加法器和六个与门设计一个乘法器，实现A×B,其中A=a3a2a1,B= b2b1. ; 例4 用4位二进制并行加法器设计一个用余3码表示的1位十进制数加法器。 ;　能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。 　能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数的相加，求得和及进位的逻辑电路称为全加器。 　实现多位二进制数相加的电路称为加法器。按照进位方式的不同，加法器分为串行进位加法器和超前进位加法器两种。串行进位加法器电路简单、但速度较慢，超前进位加法器速度较快、但电路复杂。 　加法器除用来实现两个二进制数相加外，还可用来设计代码转换电路、二进制减法器和十进制加法器等。;译码器; 二进制译码器常用类型:;(1) 2 线— 4线译码器 ;;(2) 3线—8线译码器（74LS138）;;输????? 入S1?? S2+S3?? A2?? A1?? A0; 例1 用译码器和与非门实现逻辑函数  F(A,B,C,