基于VHDL的DDS频率合成器的设计.doc

下载文档 降价啦

14
0
约2.42万字
约 46页
2018-05-23 发布于四川
举报
版权申诉
保障服务

基于VHDL的DDS频率合成器的设计.doc

1、本文档共46页，其中可免费阅读14页，需付费180金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。

摘要本文以FPGA为硬件平台，基于EDA工具quartus II为软件平台上对DDS进行实现。用VHDL语言进行系统建模，对DDS进行参数设计，实现可重构的频率合成技术。能够根据需要方便的修改参数以实现期间的通用性，同时利用MAXPALLS编译平台完成一个具体的DDS设计仿真，详细阐述了基于VHDL编程的DDS设计方法步骤。直接数字频率合成信号发生器（Direct Digital Synthesize）以其使用方便和频率分辨率高等优点，在现代通信领域得到越来越广泛的应用。用VHDL语言对DDS进行功能描述，方便在不同的实现方式下移植和修改参数，因而逐步成为DDS设计主流。而且在Al