毕业论文的设计实例1.docVIP

毕业论文设计实例1 摘要 计数器的应用已经越来越广泛，对它的研究和发展有着十分重要的意义。本文通过用FPGA及VHDL硬件描述语言编程的方法来实现8位异步计数器的功能，简单的说，也就是通过划分模块的方法来分别实现设置时间间隔，溢出控制等功能。论文还讨论了电路功能的仿真、综合以及实现过程，运用了对时间进行分频的方法来实现了时间间隔的设置，在Modelsim的开发环境下对计数器的VHDL程序进行仿真，并且根据仿真波形来验证设计的正确性。 关键字：仿真，硬件描述语言，计数器，溢出，综合，模块 第一章引言 九十年代，集成电路产业销售额增长速度最快的产品是FPGA器件。九十年代，引发电子设计系统的设计方式发生突破性变革的的技术是FPGA应用设计。FPGA(用户现场可编程阵列)起源于80年代中期，并在多年以来，有了长足的发展，推动了电子数字系统单片机化设计的方式上的巨大变革，受到世界范围内广大电子设计工程师的欢迎， 作为专用集成电路(ASIC)概念上的一个新型范畴和门类，以其高度灵活的用户现场编程方式，现场定义高容量数字单片系统的能力，能够重新定义，反复改写的新颖的功能，都体现出了十分诱人的应用前景。它将电子应用设计工程师多年的精华变为现实。这就是在实验室里，在电脑系统前，现场设计，现场编程，现场配置，现场修改，现场验证，从而现场实现了数字系统的单片化设计和应用。 这样以来，不仅可避免通常AS