微处理器系统结构及嵌入式系统设计(第2版) chap2.pptVIP

* * / 50 现代高速总线 高速并行总线 高速总线串行化 多级总线结构 北桥 南桥 前端总线Front Side Bus 输入输出管理方式 * * / 50 计算机体系结构的演进：并行处理技术 指令级并行技术ISP 流水线、超标量、超长指令字 系统级并行技术SLP 多处理器（多机/多核）、多磁盘 线程级并行技术TLP 同时多线程SMT 电路级并行技术CLP 组相联cache、先行进位加法器 并行处理技术实现多个处理器或处理器模块的并行性，其基本思想包括时间重叠（time interleaving）、资源重复（resource replicaiton）和资源共享（resource sharing）。 流水线技术 可通过分割逻辑，插入缓冲寄存器（流水线Reg）来构建 * * / 50 指令时空图 顺序执行 4级流水线执行 流水线满载 * * / 50 更细的流水线 取指（FI） 指令译码（DI） 计算操作数地址（CO） 取操作数（FO） 执行指令（EI） 写操作数（WO） */86 * * / 50 流水线CPU的特点 优点： 通过指令级并行来提高性能。 缺点： 增加了硬件成本。 流水寄存器会引入延迟和时钟偏移，这些额外开销会使每条指令的执行时间有所增加，同时限制了流水线的深度。 流水线中各段的操作存在关联（dependence）时可能会引