第2章_微型计算机中微处理器2014.ppt

存储器中字数据的存储方式 8088的写周期时序也由4个T状态组成,与读周期时序具有类似的情况 不同点为: ① 当A7～A0被锁存后,在T2状态CPU要把写入的数据放至AD7～AD0上 ② 因为是写入，故在T2用WR来代替RD ③ DT/R应为高电平,表示发送 同样当与CPU速度不匹配时,亦可插入Tw 最小模式下8088的写周期时序 最小模式下8088的写周期时序 ◆与最小模式下的读/写操作时序一样，最大模式下的基本总线周期也是由4个T状态组成 ◆所不同的是：最大模式下的时序，除了CPU有关的引脚信号外，还特别考虑了总线控制器8288所产生的有关控制信号 最大模式下的8088时序 总线控制器8288 8288的框图如图所示： 8288的引脚图 总线控制器8288 状态信号输入: 状态输入信号S2、S1、S0 由8088送来 总线控制器8288接收8088发出的S2、S1、S0 后，发出相应的总线命令信号 状态输入信号S2、S1、S0的组合所代表的总线周期及对应的命令输出如P38中的表2-3所示 总线控制器8288 从表中关系不难看出,除S1= S0 = 1外 可用S2来区分是对I/O端口还是对内存进行操作 S1= 0 为读操作，S1= 1为写操作 总线控制器8288 控制信号输入 CLK—时钟信号；与CPU使用相同时钟，同步 CEN—命令允许信号；无效时，所有命令信号以及DEN和PDEN均呈高阻状态 AEN—地址允许信号；用于多总线结构，控制多总线的同步 IOB—总线方式控制信号；低电平时8288工作于系统总线方式；高电平时为I/O总线方式 总线控制器8288 命令信号输出: 总线控制器8288接收CUP送来的状态信号 S2、 S1 、S0 后，发出相应的命令信号，以实现对存储器和I/O接口的读/写操作 命令信号都是低电平有效 总线控制器8288 控制信号输出: 总线控制器8288的输出控制信号包括： ALE 为地址锁存允许信号 DEN 为数据总线允许信号 DT/R 为数据发送/接收信号 MCE/PDEN 具有两种功能：当8288为系统总线方式，用MCE作为主级联允许信号；当8288为I/O总线方式，用PDEN 作为外设数据传送允许信号 总线控制器8288 最大模式下的读周期8088时序 给出地址信息,若为存储器给出20位地址,若为I/O端口,给出低16位地址(高4位地址线A19～A16为低电平) 总线控制器8288发出地址锁存允许信号ALE，将复用线上的地址锁存起来 DT/R 变低,表示读周期 在T1状态 CPU通过复用线 A19/S6～A16/S3 引脚输出状态信号S6～S3 AD7～AD0转为高阻 DEN 变高,允许数据总线与8088的数据总线接通 在T2状态 若存储器或I/O端口的工作速度能与CPU的速度相匹配，则读取的数据已送到数据总线上 但一般情况下， I/O端口的工作速度较慢，往往要插入等待状态Tw S2、S1、S0 进入无源状态 在T3状态 CPU在T4与前一个T状态的下降沿采样数据线,获取数据 DEN和MRDC复位 在T4状态 最大模式下8088的写周期时序 给出地址信息,若为存储器给出20位地址,若为I/O端口,给出低16位地址(高4位地址线A19～A16为低电平) 总线控制器8288发出地址锁存允许信号ALE，将复用线上的地址锁存起来。 DT/R 变高,表示写周期 在T1状态 CPU通过复用线 A19/S6～A16/S3 引脚输出状态信号S6～S3 DEN 变高,允许8088的数据总线接到系统的数据总线上，于是CPU通过AD7～AD0把数据送到数据总线上 如果需要，可在此时，将超前写信号AMWC或AIOWC置为有效 在T2状态 普通写信号WMTC或IOWC变为有效 S2、S1、S0进入无源状态 在T3状态 数据写入内存或IO端口 普通写信号和超前写信号被撤消 DEN 和DT/R变成无效 在T4状态 一般外设的中断是通过INTR引脚向CPU发出中断请求的，这个可屏蔽中断请求信号的有效电平（高电平）必须维持到CPU响应为止。若IF=1，表示CPU允许中断，则CPU在执行完当前指令后响应中断 中断响应周期时序 中断响应为两个总线周期；第一个表示中断被接受，第二个接收中断类型码；之后，CPU将转去执行中断申请的操作 中断响应周期时序 中断类型码放到总线上传给CPU CPU将转去执行中断申请的操作 2.5.5 8088的复位时序 1. 复位通过引脚RESET启动(高电平) 2.