《高级可编程逻辑器件应用设计》实验报告模板-.doc

实验课名称：高级可编程逻辑器件应用设计 一、实验五 （一）实验目的 了解D/A转换器TV5618各引脚功能，了解输入引脚输入规范，能够控制FPGA向TV5618输入数字信号，利用输入数字信号控制输出模拟电源电压大小，并使用万用电压表测量输出电压。 （二）内容安排 基于TV5618的程控电源设计 （三）实验要求、设计内容及仿真结果（或验证效果） 1、实验要求 输入电压为稳压5V，要求能够通过TV5618的DIN输入引脚接收16位串行数据，作为控制输出模拟电压的控制信号，要求控制分辨率为212，最大输出电压为5V，输出电压表达式为 设计内容 （1）TV5618引脚分析 DIN为数字信号输入引脚，接收16位二进制信号（其中位为控制信号），VDD为驱动电压，接5V稳压电源，AGND接地，REF为参考电压，CS为片选信号，上方的横线代表低电平有效，即当CS=0时，可以从DIN引脚向TLV5618输入数字信号，当CS=1，DIN引脚输入功能关闭，TLV开始进行D/A转换，转换结果从OUTA和OUTB引脚输出。 程序分析 a、分频1 此部分程序功能是对开发板总系统时钟信号进行分屏，最终获得100KHz的系统时钟信号clk_100KHz，用于后续控制进程。 b、分频2 除了程序自身需要时钟信号控制，TLV5618也需要一个时钟信号SCLK控制数据读入，此部分程序作用即对clk_100KHz时钟信号进行再分频得到时钟信号p_SCLK，之后再将p_SCLk送入TLV5618的引脚作为芯片的时钟控制信号SCLK。 c、数字输入控制 本部分程序是用于控制数字输入的频率，cnt_data作为计数位，每当clk_100KHz脉冲来临便计数一次，计数满18次将Ent_getdata置1，而在后面的程序中，可以看到，每次Ent_getdata置1，就会向DIN送入数字信号。也就是说，每次通过18个时钟脉冲，会进行一次数字输入，向MOSI位输入一位数据。 d、数字输入 MOSI连接的是216号引脚，进DIN引脚，因此此部分程序是对TLV5618的DIN进行数字输入，显然每次当Ent_getdata等于1且cnt_data小于17时，片选信号nSS置0，开始置数，其中cnt_data是用来对输入数据位进行计数，因为输入的数字信号一共只有16位（4位控制位，12位信号位），所以控制cnt_data计满17时会将nSS置1，停止输入信号。 f、TLV5618读数进行D/A转化 MOSI的作用仅仅是向DIN送数据，送过去的数据还需要TLV5618按照自身时钟频率从DIN引脚读入，本实验中分频2里的p_SCLK为TLV5618自身时钟频率。TLV5618接收到16位数据后，片选信号nSS置1，不再接受数据，开始进行D/A转化。 实验结果 （四）心得体会 （重点描述自己在调试过程中遇到的问题及解决方法） 实验六 实验目的 通过DDS原理设计一个直接数字频率合成器，其中的ROM存储利用FPGA的ROM单元完成。 内容安排 直接数字频率合成器的设计 实验要求、设计内容及仿真结果（或验证效果） 1、实验要求 设计直接数字频率合成器，要求最终输出一个正弦波波形，正弦波频率可以通过频率控制字K控制，波形的相位——幅值数据事先存储在建立的mif文件中，并与建立的ROM进行关联，这样就可以实现调用。 设计内容 DDS原理 系统分析 DDS主要功能由上述几个部分完成，其中相位累加器包括加法器与寄存器，频率控制字K从加法器输入，控制每次增加的相位幅度，寄存器接收加法器发送过来的数据送到ROM中作为相位寻找对应的幅度，同时又将这个数据返回到加法进行累加，这样就能够通过不断的累加选中间隔一定的相位。ROM找到相位对应的幅度数据后将数据送入D/A转换器，输出对应的模拟电压值，再通过低通滤波器，即可得到一定频率的正弦波形，正弦波频率由频率控制字K决定。 理论基础 DDS实际上是对采样定理的一个反向运用，对于一个正弦函数，相位，那么有，也就是说通过控制和t的变化，可以控制的大小。 对于DDS，相位实际上对应的是ROM里的地址位，如果ROM数据地址位深度位depth=N，则一共有2N个数据，那么最小相位步长位，即，而dt实际上是采样时的采样频率间隔投影在圆频率上的值，即，则，式中为最小分辨率，并且由表达式可以看出，最大输出率只能达到clk，此时频率控制字k=2N。 （二）程序分析 1、加法器模块 此部分是加法器模块，主要是接收频率控制字K(8位)以及寄存器返回来的相位字，将两者相加并送入到接下来的寄存器中 2、寄存器模块 此部分是寄存器模块，相当于一个触发器