计算机组成原理课程设计报告书---多累加器的计算机.doc

目录 一．实验计算机设计 1 1.整机逻辑框图设计 1 2.指令系统的设计 2 3．微操作控制部件的设计 5 4．设计组装实验计算机接线表 13 5．编写调试程序 14 二．实验计算机的组装 14 三．实验计算机的调试 15 1.调试前准备 15 2.程序调试过程 16 3.程序调试结果 16 4.出错和故障分析 16 四．心得体会 17 五．参考文献 17 题目 研制一台多累加器的计算机 一 实验计算机设计 1.整机逻辑框图设计 此模型机是由运算器，控制器，存储器，输入设备，输出设备五大部分组成。 1运算器又是有299，74LS181完成控制信号功能的算逻部件，暂存器DR1，DR2，及三个通用寄存器R0，R1，R2等组成。 2控制器由程序计数器PC、指令寄存器、地址寄存器、时序电路、控制存储器及相应的译码电路组成。 3存储器RAM是通过CE和W/R两个微命令来完成数据和程序的的存放功能的。4输入设备是由置数开关SW控制完成的。输出设备有两位LED数码管和W/R控制完成的 7 6 5 4 3 2 1 符 号 尾 数 其中第7位符号位，数值表示范围是：-1≤X≤1 2.2指令格式： （1）算术逻辑指令 设计9条单字长算术逻辑指令，寻址方式采用寄存器直接寻址。其格式如下： 表2寻址方式 7 6 5 4 3 2 1 0 OP-CODE rs rd 其中OP-CODE为操作码，rs为源寄存器，rd为目的寄存器，并规定： 表3寄存器表 Rs或rd 选定寄存器 00 R0 01 R1 10 R2 9条算术逻辑指令的名称、功能和具体格式见表9。 （2）存储器访问及转移指令 设计的2条访问指令，即存数（STA），取数（LDA），2条转移指令，即无条件转移（JMP），结果为零或有进位转移指令（BZC），指令格式如下： 表4 存储器的访问表 7 6 5 4 3 2 1 0 00 M OP-CODE rd D 其中OP-CODE为操作码，rd为寄存器。M为寻址模式，D为位移量，D随M的不同其定义也不相同，寻址定义如下： 表5寻址模式表 寻址模式M 有效地址E 说 明 00 E=D 直接寻址 01 E=（D） 间接寻址 10 E=（R1）+D R1变址寻址 11 E=（PC）+D 相对寻址 注：本机规定变址寄存器R1指定为寄存器R2。 （3）I/O指令 输入（IN）和输出（OUT）指令采用单字节指令，格式如下 表6 I/O操作码表 7 6 5 4 3 2 1 0 OP-CODE addr rd 其中，当OP-CODE=0100且addr=10时，从“数据输入电路”中的开关组输入数据；当OP-CODE=0100且addr=01时，将数据送到“输出显示电路”中的数码管显示。 2.3指令系统 本实验共有7条基本指令，其中算术逻辑指令9条，访问内存指令和程序控制指令2条。输入输出指令2条。下面列出了各条指令的格式、汇编符号和指令功能。 表7访问及转移指令格式 汇编符号 指令格式 功能 LDA M，D，RD M 00 RD D E→RS STA M，D，RD M 01 RD D RD→E JMP M，D M 10 00 D E→PC BZC M，D M 11 00 D 当CY=1或Z=1时 E→PC 表8九条算数逻辑指令格式 汇编符号 指令的格式 功能 CLR RD 0111 00 RD 0→RD MOV RS，RD 1000 RS RD RS→RD ADC RS，RD 1001 RS RD RS+RD+CY→RD SBC RS，RD 1010 RS RD RS-RD-CY→RD INC RD 1011 RS RD RD+1→RD AND RS，RD 1100 RS RD RS∧RD→RD COM RD 1101 RS RD RD→RD RRC RS，RD 1110 RS RD RS→RD RLC RS，RD 1111 RS RD RS→RD 表9输入输出指令格式 汇编符号 指令格式 功能 IN ADDR ，RD 0100 01 RD ADDR→RD OUT ADDR ，RD 0101 10 RD RD→ADDR 停机指令指令格式如下： 7 6 5 4 3 2 1 0 OP-CODE 00 00