课程设计--可预置定时电路设计.docx

课程设计报告课程名称： 可预置定时电路设计 系 部： 计算机科学与信息系 报告成绩： 评阅教师 吴锐 日期 可预置定时电路课程设计报告设计要求设计一个可灵活预置时间的计时电路，要求具有时间显示功能，能准确预置清零。 2、设置外部操作开关，控制计时器的直接清零、启动和暂时|连续计时。3、要求计时电路递减计时，每隔一秒，计时器减1。 4、当计时器递减时间到零（即定时时间到）时，显示器上显示00，同时发光 电报警信号。设计的作用、目的熟悉集成同步十进制加/减计数器的工作原理。?掌握555定时器的工作原理、?集成电路的使用方法、集成电路的引脚安排、各集成芯片的逻辑功能及使用方法。在日常生活和工作中，我们常常使用都定时控制，如交通灯定时等等等。随着电子技术的发展，控制电路的需求越来越大。可以使用使用基本可预置定时电路构成其他我们生活中应用广泛的电子设备。三．设计的具体实现1．系统概述定时器由启动电路、秒脉冲发生器、预置输入电路、计数器、译码显示电路、报警电路和控制电路共7部分组成。基本框图如下图所示：启动控制译码显示秒脉冲发生器报警计数器控制电路 预置输入电路 图1 其中译码电路和控制电路是系统的主要部分。计数器完成计时功能，而控制器完成计数器的直接清零、启动计数、暂时功能。通过设置开关或按键电路可以对定时时间进行预置，这部分需要编码器。通过编码后，送到计数器预置端作为计数的时间。根据题目要求这部分应采用减计数。在计数同时，还需要对所计时间进行显示，所以需要译码显示电路，显示器用LED。 对于本模块的器件选用，计数器选用74LS192进行设计。74LS192是十进制可编程同步加1减计数器，它采用8421码二—十进制编码，并具有直接清零、置数、加1减计数功能。报警电路在实验中可以用发光二极管来代替。?2．电路分析与设计器件选择十进制可逆计数器74LS192 74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图2所示：图2 74LS192的引脚排列及逻辑符号图中：为置数端，为加计数端，为减计数端，为非同步进位输出端， 为非同步借位输出端，P0、P1、P2、P3为计数器输入端，为清除端，Q0、Q1、Q2、Q3为数据输出端。其功能表如下? 输入? 输出MRP3P2P1P0Q3Q2Q1Q0?1?×?×?×××××0000?0?0?×?×dcbadcba?0?1??1××××? 加计数?0?1?1?××××? 减计数表1 74LS192的功能表（2）. 555定时器 双极型定时器CB555电路结构图。它是由比较器C1和C2，基本RS触发器和集电极开路的放电三极管TD三部分组成。 555定时器是一种中规模集成电路，只要在外部配上适当阻容元件，就可以方便地构成脉冲产生和整形电路。其结构框图如图3所示：图3 结构框图图中的数码1—8为器件引脚的编号。555定时器符号如下所示：1）.模拟功能部件 ①电阻分压器 经 3 个 5 kΩ 电阻分压后提供基准电压： 当不接固定电压时， =，= 当外接固定电压时， =，= ②电压比较器C1和C2 比较器：TH(阈值输入端)>基准电压时，输出=0，否则为1 比较器：(阈值输入端)<基准电压时，输出=0，否则为1 ③集电极开路的放电管V 输出=0时，V导通，输出=1时，V截止。相当于一个受控电子开关。 2）.逻辑功能部件 ①和组成基本RS触发器。输入低电平有效触发。 =0，=1，置0，Q=0，=1 =0，=1. 置0，Q=1，=0 =1,=1 ,保持。 ②输出缓冲级 Q=0，=1 时，输出=0 Q=1，=0 时，输出=1 ③D为直接置0端 D=0，输出便为低电平 正常工作时，D端必须为高电平。3）.逻辑功能 ①D为低电平有效的直接置0端 ②TH(阈值输入端)>基准电压时，称为触发置0 ③(触发输入端)>基准电压时，称为触发置14）.基本功能 当时，，输出电压为低电平，VT饱和导通。当时，时，时，C1输出低电平，C2输出高电平，，Q＝0，，饱和导通。当、、时，C1、C2输出均为高电平，基本RS触发器保持原来状态不变，因此、VT也保持原来状态不变。当、、时，C1输出高电平，C2输出低电平，，Q＝1，，VT截止。 表2555 定时器的功能表输入输出阀值输入（VI1）触发输入（VI2）复位（RD）输出（Vo）放电管Txx00导通11截止10导通1不变不变(3).74LS04 由下图可发现，当输入为高电平时输出等于低电平，而输入为低电平时输出等于高电平。因此输出与输入的电平之间是反向关系，它实际上就是一个非门。（亦称反向器）。 当输入信号为高电平时，应保证三极管工作在深度饱和状态，以使输出电平接近于零。为此，电路参数的配合必须合适，保证提供给三极的基极电