dsp第5章 DSP系统的硬件设计.pptVIP

第5章 DSP系统的硬件设计 电源设计、JTAG仿真接口设计、混合逻辑电路设计、系统存储器扩展设计及其他外围接口电路的设计。 5.1 DSP系统基本硬件电路的设计 5.1.1电源电路 由TMS320C54x系列DSP构成的系统一般包括3种电源：5V、3.3V和1.8V（或2.5V）。例如，由C5402 DSP构成的C5402 DSK板就包括三种电源：5V、3.3V和1.8V。其中5V电源为DSK板的输入电压，3.3V和1.8V电源分别为DSP的I/O电源和内核电源。DSP采用多电源而且内核和I/O分别供电的方式，目的是为了降低芯片的功耗，提高电源的利用率。I/O电压采用3.3V供电，使得DSP可以直接与外部3.3V的逻辑器件相接口，不需要增加附加的逻辑电平变换电路，从而简化硬件电路的设计。 通常使用稳压器从5V电源生成3.3V和1.8V电源。 如，TPS73HD318低压差稳压器就是5402 DSP系统中常用的电源芯片，它的输入电压是5V，输出电压一路是3.3V，一路是1.8V。每路电源的最大输出电流是1A。芯片还提供了两个宽度为200ms的低电平复位脉冲，允许内核和I/O分别复位。 电路如P112图5-1 电源的种类 1、AC/DC 和 DC/DC 电源 2、线性稳压器和开关稳压器 3、降压稳压器、升压稳压器 、升压 - 降压稳压器、反向稳压器和隔离式稳压器。 电源电路的好坏决定着应用系统是否抗干扰，是系统的保障。 5.1.2 时钟电路 晶振电路：内部振荡器和外部振荡器。 在DSP系统中，需要时钟信号的器件一般有DSP、EMIF（外部存储器接口电路，仅C55x和C6000系列DSP有）、UART和USB串行通信器件、音频编译码器件、视频解码和编码器件等。 当DSP系统中需要多个时钟信号时，推荐使用可编程的时钟电路芯片。 可编程时钟芯片有1个或多个PLL锁相环，能够提供多个可配置的时钟输出CLKA、CLKB和CLKC。配置系数存储在EEPROM中，输出时钟可从PLL或从选择的分频器产生。时钟信号电平一般为5V或3.3V。 例如CY2071A和CY22381 在实际应用中选择原则： ◆系统中要求多个不同频率的时钟信号时，首选可编程时钟芯片； ◆单一时钟信号时，选择晶体时钟电路； ◆多个同频时钟信号时，选择晶振； ◆尽量使用DSP片内的PLL，降低片外时钟频率，提高系统的稳定性； ◆C5510、C5409A、C5416、C5420、C5421和C5441等DSP片内无振荡电路，不能用品体时钟电路； ◆VC5401、VC5402、VC5409和F281x等DSP时钟信号的电平为1.8V，建议采用晶体时钟电路。 5.1.3复位电路 有3种复位方式：上电复位、手动复位和软件复位。软件复位可通过软件指令来实现，上电复位和手动复位可使用复位电路实现。 在实际的DSP应用系统中，系统的可靠性是一个非常重要的问题。由于DSP系统的时钟频率很高，使得系统很容易对外产生干扰或被干扰，导致程序运行跑飞。除了在系统软件上采取一定的保护措施之外，在硬件上常用的方法是使用具有看门狗( Watchdog)监视功能的微处理器监控电路。 看门狗 　 在微机系统中,由于CPU的工作常常会受到来自的各种干扰,造成程序的跑飞,而陷入死循环,程序的正常运行被打断,由CPU控制的系统无法继续工作,会造成整个系统的陷入停滞状态,发生不可预料的后果,所以出于对微机系统运行状态进行实时监测的考虑,便产生了一种专门用于监测单片机程序运行状态的芯片,俗称看门狗(watchdog) 其工作原理是:看门狗芯片和CPU的一个I/O引脚相连,该I/O引脚通过程序控制它定时地往看门狗的这个引脚上送入高电平(或低电平),这一程序语句是分散地放在整个程序的其他控制语句中间的，一旦CPU由于干扰造成程序跑飞后而陷入某一程序段 进入死循环状态时,写看门狗引脚的程序便不能被执行,这个时候,看门狗电路就会由于得不到CPU送来的信号,就给CPU一个复位信号,让程序从程序存储器的起始位置开始执行,这样便实现了微机系统的自动复位。 分硬件看门狗和软件看门狗两种。 　　硬件看门狗是利用了一个定时器，来监控主程序的运行，也就是说在主程序的运行过程中，我们要在定时时间到之前对定时器进行复位如果出现死循环，或者说PC指针不能回来。那么定时时间到后就会使CPU复位。常用的WDT芯片如MAX813 ,5045, IMP813等,价格4~10元不等. 　　 　　软件看门狗技术的原理和这