触发器滨州学院版.pptxVIP

5.1 概述一、触发器（Flip-Flop)：能够存储1位二值信号的基本单元电路统称为触发器二、触发器基本特点：用于记忆1位二进制信号 1. 有两个能自行保持的稳定状态，表示逻辑状态0、1 2. 在输入信号作用下可以置成0或1二、分类 1. 按触发方式（电平，脉冲，边沿） 2. 按逻辑功能（RS, JK, D, T） 3. 存储数据的原理（静态:靠电路状态的自锁、动态：靠电容存储电荷存储数据）5.2 SR锁存器（Set-Reset Latch）一、电路结构与工作原理1、电路结构输入信号：RD直接复位端，置0端 SD直接置位端，置1端输出信号（触发器状态）：互补输出端 Q=1、Q?=0:1状态（1态） Q=0、Q?=1:0状态（0态） 图形符号2、工作原理特性表0000001110011011010001101100①1110① 功能分析 特性表：Q为状态变量 特性方程二、动作特点在任何时刻，输入都能直接改变输出的状态。例：与非门SR锁存器集成电路74LS2795.3 电平触发的触发器一、电路结构与工作原理0XX000XX1110000100111100111011101001011011101*11111*带异步复位、置位端的电平触发SR触发器二、动作特点在CLK=1的全部时间里，S和R的变化都将引起输出状态的变化。设定触发器初始状态D触发器0XX000XX1110000100111100111011101001011011101*11111*集成电平触发的D触发器74HC75集成电平触发三态的D触发器74HC373利用CMOS传输门的电平触发D触发器--透明D型触发器Transparent D-Latch例题5.4 脉冲触发的触发器提高可靠性，要求每个CLK周期输出状态只能改变1次一、电路结构与工作原理CLK高电平有效延迟输出，即CLK回到低电平以后输出状态才改变XXXX0000001110011011010001101101*1111*(5) 列出真值表XXXX00000011100110110100011011011110XXXX0000001110011011010001101101*1111*集成主从JK触发器74HC73二、脉冲触发方式的动作特点主从JK触发器一次变化现象:与主从SR触发器的不同5.5 边沿触发的触发器Edge-Triggered为了提高可靠性，增强抗干扰能力，希望触发器的次态仅取决于CLK的下降沿（或上升沿）到来时的输入信号状态，与在此前、后输入的状态没有关系。用CMOS传输门的边沿触发器维持阻塞触发器用门电路tpd的边沿触发器 · · ·一、电路结构和工作原理1、用两个电平触发D触发器组成的边沿触发器利用CMOS传输门的边沿触发器XXX0X01X1逻辑符号？？？集成负边沿JK触发器74HC107集成负边沿JK触发器74HC76—带异步置位复位端集成正边沿JK触发器74HC109—J-K’带异步置位复位端集成负边沿JK触发器74HC112—高速30MHz2 维持阻塞触发器维持阻塞SR触发器没有标注的四条线—电平触发的触发器锁存器为了CLK上升沿后SR不起作用—增加1、2线形成锁存器。SR信号消失其状态仍能维持。置1维持线置0阻塞线为了CLK上升沿后避免S’=0,R’=1?S’=1,R’=0导致S=1，R=1---增加3、4线，G3、G4构成锁存器置0维持线置1阻塞线逻辑符号？？？锁存器2 维持阻塞触发器维持阻塞D触发器带异步置位、复位端的维持阻塞D触发器逻辑符号？？？集成维持阻塞D触发器74HC743 利用门电路传输延迟时间的边沿触发器逻辑符号？？？二、边沿触发器动作特点边沿JK触发器画波形图维持阻塞D触发器画波形图5.6 触发器的逻辑功能及其描述方法5.6.1 触发器按逻辑功能的分类 时钟控制的触发器中 由于输入方式不同（单端，双端输入）、次态（ ）随输入变化的规则不同一、SR触发器1. 定义，凡在时钟信号作用下，具有如下功能的触发器称为SR触发器0000001110011011010001101101*1111*二、JK触发器1.定义00000011100110110100011011011110三、T触发器1. 定义：凡在时钟信号作用下，具有如下功能的触发器000010101110T触发器四、D触发器1. 定义：凡在时钟信号作用下，具有如下功能的触发器0000101011115.6.2 触发器电路结构与逻辑功能、触发方式的关系1、电路结构与逻辑功能5.6.2 触发器电路结构与逻辑功能、触发方式的关系1、电路结构与逻辑功能5.6.2 触发器电路结构与逻辑功能、触发方式的关系2、电路结构与触发方式CLK?不同功能时钟触发器的相互转换转换方法:就是根据已有触发器实现其他功能触发器。