07数字电子技术 常用时序逻辑功能器件 国家精品课程课件PPT.pptVIP

本章内容提要 着重掌握计数器和寄存器的基本逻辑功能； 会读给定集成器件的功能表，从中分析该集成器件的正确接线方式； 必须熟练掌握用已有的集成计数器构成任意进制计数器的各种方法，包括反馈清零法和反馈置数法（又包含具体三种情况）。 本章目录 7．1 计数器 74LS161的引脚排列图 74LS193的引脚排列图 74LS290－异步十进制计数器 7．2 寄存器和移位寄存器 寄存器概述 7．3 用集成计数器构成任意进制计数器 74LS290计数过程分析 74LS290计数过程分析 74LS290计数过程分析 74LS290计数过程分析 当输入输出不同时，该计数器可以分别记录二－五－十进制，具体设置如下： 74LS160/74LS162正常计数时的状态转换图： 实际芯片形状： 每记录10个状态回0 74LS160/74LS162正常计数时的状态转换图： 实际芯片形状： ≥1 S R 1J 1K C1 R 1K 1J C1 ≥1 R 1K 1J C1 1J S C1 R 1K R9(1) R9(2) R0(1) R0(2) CP0 CP1 QA QB QC QD FFA FFB FFC FFD QA QB QC QD 74LS290的内部逻辑图 ≥1 S R 1J 1K C1 R 1K 1J C1 ≥1 R 1K 1J C1 1J S C1 R 1K R9(1) R9(2) R0(1) R0(2) CP0 CP1 QA QB QC QD FFA FFB FFC FFD QA QB QC QD 74LS290的内部逻辑图 Step1：? 写出各触发器的时钟脉冲方程 FFA：CPA=CP0 （时钟源：CP0：1→0） FFB：CPB=CP1 （时钟源：CP1：1→0） ≥1 S R 1J 1K C1 R 1K 1J C1 ≥1 R 1K 1J C1 1J S C1 R 1K R9(1) R9(2) R0(1) R0(2) CP0 CP1 QA QB QC QD FFA FFB FFC FFD QA QB QC QD 74LS290的内部逻辑图 Step1：? 写出各触发器的时钟脉冲方程 FFA：CPA=CP0 （时钟源CP0：1→0） FFB：CPB=CP1 （时钟源：CP1：1→0） FFC：CPC=QB （FFB输出QB ：1→0） FFD：CPD=CP1 （时钟源：CP1：1→0） ≥1 S R 1J 1K C1 R 1K 1J C1 ≥1 R 1K 1J C1 1J S C1 R 1K R9(1) R9(2) R0(1) R0(2) CP0 CP1 QA QB QC QD FFA FFB FFC FFD QA QB QC QD 74LS290的内部逻辑图 Step1：? 写出各触发器的驱动方程 FFA：JA=KA=1 FFB：JB=QDn KB=1 FFC：JC=KC=1 FFD：JD=QBnQCn KD=1 Step2：写出各状态方程 QAn+1=QAn (CP0:1→0) QBn+1=QDnQBn (CP1:1→0) QCn+1=QCn (QB:1→0) QDn+1=QBnQCnQDn ( CP1:1→0) * 《数字电子技术》精品课程———第7章 常用时序逻辑功能器件 * 计数器 寄存器和移位寄存器 返 回 构成任意进制计数器 返 回 计数器概述 集成计数器74LS161/163 集成计数器74LS160/162 集成计数器74LS193 集成计数器74LS290 在数字电路中，能够记忆输入脉冲个数的电路。 计数器概述 定义 分类 （1）按计数的功能分 加法计数器 减法计数器 可逆计数器 （又称加/减计数器） 基本功能——统计时钟脉冲的个数，即实现计数操作。 功能 其它功能——可用于分频、定时、产生节拍脉冲等。 （3）按计数的数制分 二进制计数器 十进制计数器 不规则计数器 （又称任意进制计数器） （2）按计数的进制方式分 同步计数器 异步计数器 （又称并行计数器或电位计数器） （又称串行计数器或行波计数器） 计数器概述 74LS161/163 — 4位二进制同步加法计数器 一．74LS161的逻辑简图及功能 ET EP RD LD RCO CP A B C D QA QB QC QD 时钟脉冲 （上升沿有效） 异步清零端（低电平有效） 同步预置数控制端（低电平有效） 数据输入端 输出端 计数（使能）控制端 （高电平有效） 进位输出端 计 数 × × × × 1 1 1 1 保持（但RCO=0） × × × × × 0 × 1 1 保 持（全保持