第五章 微处理器外部结构与总线操作.pptVIP

第五章 微处理器外部结构和总线操作时序 5.1 8086/8088CPU的引脚功能 5.1.4 8088/8086两种模式下系统的典型配置 5.2 8086/8088系统总线时序 * * 8086/8088微处理器是Intel公司推出的第三代CPU芯片，它们的内部结构基本相同，都采用16位结构进行操作及存储器寻址，但外部性能有所差异，两种处理器都封装在相同的40脚双列直插组件（DIP）中。 8086微处理器的一般性能特点： ·16位的内部结构，16位双向数据信号线； ·20位地址信号线，可寻址1M字节存储单元； ·较强的指令系统； ·利用第16位的地址总线来进行I/O端口寻址，可寻址64K个I/O端口； ·中断功能强，可处理内部软件中断和外部中断，中断源可达256个； ·单一的＋5V电源，单相时钟5MHz。 5.1.1．8086/8088CPU的两种工作模式 为了适应各种使用场合，在设计8088/8086CPU芯片时，就考虑了其应能够使它工作在两种模式下，即最小模式与最大模式。 所谓最小模式，就是系统中只有一个8088/8086微处理器，在这种情况下，所有的总线控制信号，都是直接由8088/8086CPU产生的，系统中的总线控制逻辑电路被减到最少，该模式适用于规模较小的微机应用系统。 最大模式是相对于最小模式而言的，最大模式用在中、大规模的微机应用系统中，在最大模式下，系统中至少包含两个微处理器，其中一个为主处理器， 即8086/8086CPU ，其它的微处理器称之为协处理器，它们是协助主处理器工作的。 与8088/8086CPU配合工作的协处理器有两类，一类是数值协处理器8087，另一类是输入/输出协处理器8089。 8087是一种专用于数值运算的协处理器，它能实现多种类型的数值运算，如高精度的整型和浮点型数值运算，超越函数（三角函数、对数函数）的计算等，这些运算若用软件的方法来实现，将耗费大量的机器时间。换句话说，引入了8087协处理器，就是把软件功能硬件化，可以大大提高主处理器的运行速度。 8089协处理器，在原理上有点象带有两个DMA通道的处理器，它有一套专门用于输入/输出操作的指令系统，但是8089又和DMA控制器不同，它可以直接为输入/输出设备服务，使主处理器不再承担这类工作。所以，在系统中增加8089协处理器之后，会明显提高主处理器的效率，尤其是在输入/输出操作比较频繁的系统中。 5.1.2．8086/8088CPU的引脚信号和功能 8088/8086CPU芯片都是双列直插式集成电路芯片，都有40个引脚，其中32个引脚在两种工作模式下的名称和功能是相同的，还有8个引脚在不同的工作 模式下，具有不同的名称和功能。 两种模式下，名称和功能相同的32个引脚 ·VCC、GND：电源、接地引脚，8088/8086CPU采用单一的+5V电源，但有两个接地 引脚。 ·AD15—AD0（Address Data Bus）:地址/数据复用信号输入/输出引脚,分时输出低16位地址信号及进行数据信号的输入/输出。 ·A19/s6—A15/s3（Address Status Bus）:地址/状态复用信号输出引脚,分时输出地址的高4位及状态信息，其中s6为0用以指示8086/8088CPU当前与总线连通；s5为1表明8086/8088CPU可以响应可屏蔽中断；s4、s3共有四个组态，用以指明当前使用的段寄存器，如表：00—ES，01—SS，10—CS，11—DS。 . NMI(Non-Maskable Interrupt)、INTR（Interrupt Request）:中断请求信号输入引脚，引入中断源向CPU提出的中断请求信号，高电平有效，前者为非屏蔽中断请求，后者为可屏蔽中断请求信号。 . RD（Read）:读控制输出信号引脚，低电平有效，用以指明要执行一个对内存单元或I/O端口的读操作，具体是读内存单元，还是读I/O端口，取决于控制信号。 . CLK/(Clock）：时钟信号输入引脚，时钟信号的方波信号，占空比约为33%，即1/3周期为高电平，2/3周期为底电平，8088/8088的时钟频率（又称为主频）为4.77MHz，即从该引脚输入的时钟信号的频率为4.77MHz。 . Reset(Reset):复位信号输入引脚，高电平有效。8088/8086CPU要求复位信号至少维持4个时钟周期才能起到复位的效果，复位信号输入之后，CPU结束当前操作，并对处理器的标志寄存器、IP、DS、SS、ES寄存器及指令队列进行清零操作，而将CS设置为0FFFFH。 . READY（Ready）:“准备好”状态信号输入引