内存时序.docxVIP

内存时序内存时序是描述内存条性能的一种参数，一般存储在内存条的SPD中。简介一般数字“A-B-C-D”分别对应的参数是“CL-tRCD-tRP-tRAS”，它们的含义依次为：CAS Latency（简称CL值）内存CAS延迟时间，它是内存的重要参数之一，某些牌子的内存会把CL值印在内存条的标签上; RAS－to－CAS Delay（tRCD），内存 HYPERLINK /view/176152.htm \t _blank 行地址传输到列地址的延迟时间; RAS Precharge Delay（tRP），内存行地址 HYPERLINK /view/2248996.htm \t _blank 选通脉冲 HYPERLINK /view/188809.htm \t _blank 预充电时间; Row Active Delay（tRAS），内存行地址选通延迟。这是玩家最关注的4项时序调节，在大部分 HYPERLINK /view/1143.htm \t _blank 主板的BIOS中可以设定， HYPERLINK /view/1084933.htm \t _blank 内存模组厂商也有计划的推出了低于JEDEC认证标准的低延迟型 HYPERLINK /view/870.htm \t _blank 超频内存模组，在同样频率设定下，最低“2-2-2-5”这种序列时序的内存模组确实能够带来比“3-4-4-8”更高的内存性能，幅度在3至5个百分点。 参数简介存取时序行存取列存取预充电tRCDtCAS(R)1?????tRP??tCAS(W)???tCAS(R)2???????tCAS(R)3tRAS上面的表格展示的是一次普通的DRAM HYPERLINK /view/178487.htm \t _blank 存储周期。首先， HYPERLINK /view/176152.htm \t _blank 行地址信息会被送到DRAM中，经历了tRCD这段时间之后，行地址已经进行了“选通”。由于现在的存储器一般是SDRAM，我们可以一次多多个列提取信息，而每一次读取需要tCAS(R)这么多的时间。当列操作结束时，DRAM需要tRP这么多的时间进行预充电，以便为下一次存取操作做准备。而一般来说，tRAS tRCD + tCAS + 2，这是因为需要留足够的时间给存取的数据去“流动”。经过这样的了解，我们可以通俗的理解这几个参数：tCAS：列寻址所需要的 HYPERLINK /view/85561.htm \t _blank 时钟周期（周期的数量表示延迟的长短）tRCD：行寻址和列寻址 HYPERLINK /view/85561.htm \t _blank 时钟周期的差值tRP：在下一个 HYPERLINK /view/178487.htm \t _blank 存储周期到来前，预充电需要的 HYPERLINK /view/85561.htm \t _blank 时钟周期tRAS：对某行的数据进行存储时，从操作开始到寻址结束需要的总时间周期BIOS参数手动设置一、内存延迟时序“CL-tRCD-tRP-tRAS”的设置首先，需要在BIOS中打开手动设置，在BIOS设置中找到“DRAM Timing Selectable”，BIOS设置中可能出现的其他描述有：Automatic Configuration、DRAM Auto、Timing Selectable、Timing Configuring By SPD等，将其值设为“Manual”（视BIOS的不同可能的选项有：On/Off或Enable/Disable），如果要调整内存时序，应该先打开手动设置，之后会自动出现详细的时序 HYPERLINK /view/8423750.htm \t _blank 参数列表：Command Per Clock(CPC)可选的设置：Auto，Enable(1T)，Disable(2T)。Command Per Clock(CPC：指令比率，也有翻译为：首命令延迟)，一般还被描述为DRAM Command Rate、CMD Rate等。由于目前的DDR内存的寻址，先要进行P-Bank的选择（通过DIMM上CS HYPERLINK /view/1346927.htm \t _blank 片选信号进行），然后才是L-Bank/行激活与列地址的选择。这个参数的含义就是指在P-Bank选择完之后多少时间可以发出具体的寻址的L-Bank/行激活命令，单位是时钟周期。显然，也是越短越好。但当随着 HYPERLINK /view/1143.htm \t _blank 主板上 HYPERLINK /view/1084933.htm \t _blank 内存模组的增多， HYPERLINK /