第六 清华1.pptxVIP

第六章 时序逻辑电路6.1 时序逻辑电路的特点和逻辑功能的描述一、时序逻辑电路的特点功能上：任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。例：串行加法器，两个多位数从低位到高位逐位相加 2. 电路结构上 ①包含存储电路和组合电路 ②存储器状态和输入变量共同决定输出二、时序电路的一般结构形式与功能描述方法可以用三个方程组来描述：三、时序电路的分类1. 同步时序电路与异步时序电路同步：所有触发器都是在同一时钟操作下,状态转换是同步发生的异步：不是所有的触发器都使用同一个时钟信号,因而在电路转换过程中触发器的翻转不是同步发生的2. Mealy型和Moore型Mealy型：Moore型：6.2 时序电路的分析方法分析：找出给定时序电路的逻辑功能 即找出在输入和CLK作用下，电路的次态和输出。一般步骤：①根据给定的逻辑图写出存储电路中每个触发器输入端的逻辑函数式，得到电路的驱动方程。②将每个触发器的驱动方程代入它的特性方程，得到电路的状态方程。③从逻辑图写出输出方程。④为了能更加直观地显示电路的逻辑功能，还可以从方程式求出电路的状态转换表，画出电路的状态转换图或时序图。例：状态转换表00011011001/110/011/000/0111/000/001/010/1二、状态转换图四、时序图6.3 常用的时序逻辑电路6.3.1 寄存器①用于存储二值信息代码，由N个触发器组成的寄存器能存储一组N位的二值代码。②只要求其中每个触发器可置1，置0。例1： 74LS1756.3.2 移位寄存器（代码在寄存器中左/右移动）具有存储 + 移位功能器件实例：74LS 194A，左/右移，并行输入，保持，异步置零等功能并行输入并行输出R’DS1S0工作状态0XX置零100保持101右移110左移111并行输入6.3.3 计数器用于计数、分频、定时、产生节拍脉冲等分类： 按时钟分，同步、异步 按计数过程中数字增减分，加、减 …… 1. 异步计数器异步二进制加法计数器在末位+1时，从低位到高位逐位进位方式工作。原则：每1位从“1”变“0”时，向高位发出进位，使高位翻转。电路的状态按照状态转换图循环工作。异步二进制减法计数器在末位-1时，从低位到高位逐位借位方式工作。原则：每1位从“0”变“1”时，向高位发出进位，使高位翻转。2. 同步计数器（1）同步二进制计数器①同步二进制加法计数器原理：根据二进制加法运算规则可知：在多位二进制数末位加1，若第i位以下皆为1时，则第i位应翻转。由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为：T0始终等于1表示只有CLK上升沿达到时 的信号才起作用器件实例：SN74163同步置0工作模式0XXX置 零1 0XX预置数X1 101保持X1 1X0保持（C=0）1 111计数②同步二进制减法计数器原理：根据二进制减法运算规则可知：在多位二进制数减1时，若第i位以下皆为0时，则第i位应当翻转，否则应保持不变。由此得出规律，若用T触发器构成计数器，则每一位触发器的驱动方程为 T0始终等于1(2) 同步十进制计数器①加法计数器 基本原理：在同步十六进制计数器基础上修改，当计到1001时，则下一个CLK电路状态回到0000。能自启动器件实例：74SN160异步置0工作模式X0XXX置 010XX预置数X1101保持X11X0保持（C=0）1111计数（3）任意进制计数器的构成方法用已有的N进制芯片，组成M进制计数器，是常用的方法。N进制M进制N M原理：计数循环过程中设法跳过N－M个状态。具体方法：置零法 置数法同步置零和异步置零法 例：将同步十六进制计数器74163→十二进制计数器 同步置0法，如双线所示，实现如下图所示 异步置0如虚线所示 置数法例：将同步十进制计数器74160接成七进制计数器同步预置数（如实线箭头所示），进位输出信号C由S9状态译出，所以反向后作为 所需的低电平。 N M①M=N1×N2先用前面的方法分别接成N1和N2两个计数器。N1和N2间的连接有两种方式：a.并行进位方式：用同一个CLK，低位片的进位输出作为高位片的计数控制信号（如74160的EP和ET）b.串行进位方式：低位片的进位输出作为高位片的CLK，两片始终同时处于计数状态例：用74160接成一百进制工作状态X0XXX置 0（异步）10XX预置数（同步）X1101保持（包括C）X11X0保持（C=0）1111计数并行进位法串行进位法例：用两片74160接成一百进制计数器②M不可分解采用整体置零和整体置数法：先用两片接成 M’ M 的计数器然后再采用置零或置数的方法例：用74160接成二十九进制工作状态X0X