基于Microblaze的LCD控制器IP核开发与应用控制器硬件逻辑-Read.PPT

共115 授课：林培杰 电话QQ:4667266 物信学院 教学安排 理论教学（24学时） 上机实践（12学时） 考核方式 实验成绩（实验报告） 操作考试（考试） 内 容 逻辑器件可分类两大类 :固定逻辑器件和可编程逻辑器件。 固定逻辑器件是用来实现某种特定逻辑功能的电子器件，其电路是永久性的,它们完成一种或一组功能 ,一旦制造完成,就无法改变。 可编程逻辑器件（PLD）是能够为客户提供范围广泛的多种逻辑容量、特性、速度和电压参数的标准成品部件,器件的功能不是固定不变的，而是可根据用户的需要而进行改变，即由编程的方法来确定器件的逻辑功能。 对于固定逻辑器件,根据器件复杂性不同,从设计、原型到最终生产所需要的时间可从数月至一年多不等。而且,如果器件工作不合适,或者如果应用要求发生了变化,那么就必须开发全新的设计。设计和验证固定逻辑的前期工作需要大量的非重发性设计成本（NRE）。NRE代表在固定逻辑器件最终从芯片制造厂制造出来以前客户需要投入的所有成本,这些成本包括工程资源、昂贵的软件设计工具、用来制造芯片不同金属层的昂贵光刻掩膜组以及初始原型器件的生产成本。这些NRE成本可能从数十万美元至数百万美元。 对于可编程逻辑器件,设计人员可利用价格低廉的软件工具快速开发、仿真和测试其设计。然后,可快速将设计编程到器件中,并立即在实际运行的电路中对设计进行测试。原型中使用的PLD器件与正式生产最终设备（如网络路由器、DSL调制解调器、DVD播放器、或汽车导航系统）时所使用的PLD完全相同。这样就没有了NRE成本,最终的设计也比采用定制固定逻辑器件时完成得更快。  采用PLD的另一个关键优点是在设计阶段中客户可根据需要修改电路,直到对设计工作感到满意为止。这是因为PLD基于可重写的存储器技术--要改变设计,只需要简单地对器件进行重新编程。一旦设计完成,客户可立即投入生产,只需要利用最终软件设计文件简单地编程所需要数量的PLD 就可以了 PROM结构 可编程只读存储器PROM除了用作只读存储器外，还可以作为PLD使用 与阵列为全译码阵列，器件的规模将随着输入信号数量n的增加成2n指数级增长。因此PROM一般只用于数据存储器，不适于实现逻辑函数。 EPROM和EEPROM 例子----半加器的设计 设计一个半加器,输入为A0,A1.输出和为S,进位为C. 逻辑表达式为: S=A0⊕A1; C=A0·A1 这一阶段的产品主要有PAL(可编程阵列逻辑)。 PAL由一个可编程的“与”平面和一个固定的“或”平面构成，或门的输出可以通过触发器有选择地被置为寄存状态。 PAL器件是现场可编程的，它的实现工艺有反熔丝技术、EPROM技术和EEPROM技术。 还有一类结构更为灵活的逻辑器件是可编程逻辑阵列(PLA)，它也由一个“与”平面和一个“或”平面构成，但是这两个平面的连接关系是可编程的，PLA器件既有现场可编程的，也有掩膜可编程的。 ? 在PAL的基础上，又发展了一种通用阵列逻辑GAL (Generic Array Logic)，如GAL16V8,GAL22V10 等。它采用了EEPROM工艺，实现了电可按除、电可改写，其输出结构是可编程的逻辑宏单元，因而它的设计具有很强的灵活性，至今仍有许多人使用。 这些早期的PLD器件的一个共同特点是可以实现速度特性较好的逻辑功能，但其过于简单的结构也使它们只能实现规模较小的电路。 PAL结构 与阵列可编程使输入项增多，各个逻辑函数输出化简,不必考虑产生公共乘积项。或阵列固定使器件简化。 或阵列固定明显影响了器件编程的灵活性 例子----全加器的设计 设计一个全加器,输入为An,Bn,上级进位位为Cn.输出和为Sn+1,进位为Cn+1. 逻辑表达式为: Sn+1=An⊕Bn⊕Cn; Cn+1=An·Bn+An·Cn+Bn·Cn; PLA结构 PLA的内部结构在简单PLD中有最高的灵活性。 PLA是与阵列和或阵列都可以编程. 利用率高,但对于多输入变量和多输出的逻辑提取,处理上更困难,运行速度也下降. PLA互连 为了弥补这一缺陷，20世纪80年代中期。 Altera和Xilinx分别推出了类似于PAL结构的扩展型 CPLD(Complex Programmab1e Logic Dvice)和与标准门阵列类似的FPGA(Field Programmable Gate Array)，它们都具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点。 这两种器件兼容了PLD和通用门阵列的优点，可实现较大规模的电路，编程也很灵活。 与门阵列等其它ASIC(Application Specific IC)相比，它们又具