(数字电路逻辑设计课件)第六章时序逻辑电路.ppt

第六章 时序逻辑电路 6.1 概 述 时序逻辑电路——任何一个时刻的输出值不仅取决于当时的输入信号变量，还与输入序列中前面若干时钟周期的取值有关。 时序电路的特点：（1）含有具有记忆元件（最常用的是触发器）。（2）具有反馈通道。 6.2 时序逻辑电路分析 例1：试分析下图所示的时序逻辑电路。X为输入变量，Z为输出变量。 三 . 电位（平）型异步时序电路分析 6.3 同步时序电路逻辑设计 同步时序电路逻辑设计是根据设计命题的要求，设计出符合其逻辑要求的工作时序波形，或设计出相应的状态转换图。 从设计命题到状态转换图这一步是整个同步时序电路设计过程中的基础，也是最关键的一步。只有逻辑设计正确，以后各设计步骤才可能有效。 所谓“逻辑设计”，即设计出合乎设计命题的状态转换图（并化简），为下一步电路提供设计基础。 逻辑设计包含建立原始状态图、状态化简、状态编码等过程。 2. 状态化简 等价状态的条件及化简的方法 隐含表化简状态的方法 隐含表及其填写 例6.7隐含条件检查完毕后的情况 相容状态 例6.5(2)原始状态图化简 求最大相容组的合并图 求最小化状态表 3. 状态编码 状态编码三原则 状态编码举例 例6.9状态编码结果 6.4 采用小规模数字IC实现同步时序电路功能 采用集成D触发器实现同步时序电路功能举例 关键的设计步骤：得到真值表形式的最小化状态表 由真值表形式的最小化状态表求出D触发器的激励函数 由真值表形式的最小化状态表求出输出Z函数 状态表中次态随意项的处理 例6.10道口交通控制器电路原理图 例6.10道口交通控制器工作时序波形图 例6.10道口交通控制器工作时序波形图说明 6.5.1 同步二进制计数器模块 1. 74161 4位同步二进制加法计数器模块功能及应用 74161 4位同步二进制加法计数器模块功能表 74161计数工作模块状态表 （2）. 74161用作分频器 （3）. 74161用作可变分频器（0<N<=16）---状态反馈置数法---进位反馈置数法 74161用作可变分频器（0<N<=16）---状态反馈置数法状态转换图 74161用作可变分频器（0<N<=16）---进位反馈置数法状态转换图 （4）. 多片74161组合设计可变分频器（N>16）---同步级联方式 多片74161组合设计可变分频器（N>16）---状态反馈置数法电原理图 多片74161组合设计可变分频器（N>16）---进位反馈置数法电原理图 2. 74191 4位同步二进制可逆计数器模块功能及应用 74191 4位同步二进制加法计数器模块功能表 74191 4位同步二进制加法计数器模块功能表 （2）两片74191采用异步级联方式构成8位二进制可逆计数器 （3）74191构成4位二进制加减往复循环计数器 74191构成4位二进制加减往复循环计数器 （4）单片74191构成可编程计数器 74191计数器异步预置端可靠预置信号的设计 74191采用状态反馈置数法设计可编程计数器模的算法 74191采用状态反馈置数法设计可编程计数器模的算法举例---M=10，D=5加法计数时 74191采用状态反馈置数法设计可编程计数器模的算法举例---M=10，D=5减法计数时 3. CMOS 4526同步4位二进制减法计数器模块功能及应用 CMOS 4526功能表 CMOS 4526级联反馈CF端功能表 CMOS 4526计数模式时计数器状态表 （2）不附加逻辑门CMOS 4526可构成可编程计数器 （3） 两片4526可构成不附加逻辑门可编程计数器 6.5.2 同步8421BCD码计数器模块 74160同步8421BCD码加法计数器模块的功能及应用 74160模块的功能表 （2）利用74160同步预置端LD构造模N计数器 （3）利用74160异步复位端CLR构造模N计数器 6.5.3 异步计数器模块 1. 7490二~五进制异步计数器模块功能及应用 7490模块功能表 7490接成5421工作模式 （2）. 7490不附加逻辑门构成2~10计数器设计方法---状态反馈置数法 7490不附加逻辑门构成2~10计数器设计方法---状态反馈清零法 7490不附加逻辑门构成2~10计数器设计方法举例 7490采用状态反馈置数法模6计数器状态图 7490采用状态反馈清零法模6计数器状态图 2. 4060十四级二进制脉冲计数器模块及应用 4060模块功能表 4060石英晶体振荡电路 6.6 利用计数器模块设计时序逻辑电路 利用计数器模块设计