(数字电路逻辑设计课件)第三章逻辑门电路.ppt

第3章 逻辑门电路 3.1 逻辑门电路的基本概念 高、低电平在电子电路中的实现方法可用图3.2说明，图中S为一个受输入信号vi控制的开关，R为限流电阻，vo为输出；当S断开时，输出vo为高电平，而S闭合时，输出vo为低电平。逻辑电路中常用半导体二极管、三极管等来实现S的开关功能，此时它们工作在开关状态，即用输入信号vi来控制半导体二极管、三极管的导通和截止，并在输出端vo得到高、低电平输出。 3.2 半导体二极管与三极管的开关特性 2．动态特性 3.2.2 半导体三极管的开关特性 1．双极型三极管的三种工作状态 三极管的动态特性 延迟时间td——从输入信号vi正跳变的 瞬间开始，到集电极电流iC上升到0.1ICS所需的时间 上升时间tr——集电极电流从0.1ICS上升到0.9ICS所需的时间。 存储时间ts——从输入信号vi下跳变的瞬间开始，到集电极电流iC下降到0.9ICS所需的时间。 下降时间tf——集电极电流从0.9ICS下降到0.1ICS所需的时间。 3.3.2 TTL与非门的主要外部特性 1. 电压传输特性 2. 输入端噪声容限 从电压传输特性可见，当输入信号的电平在一定限度内偏离正常的低电平(0.3V)而升高时，输出的高电平并不改变。同样，当输入信号的电平在一定限度内偏离正常的高电平（3.6V）而降低时，输出的低电平也不会改变。等效于门电路在一定范围内对噪声信号有本质的抵抗能力，这也是数字信号的优点之一和它得以广泛应用的基础。 3. 静态输入特性和输出特性 (1) 输入特性 (2) 或非门 (3) 与或非门 在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为线与。普通的TTL门电路不能进行线与。 为此，专门生产了一种可以进行线与的门电路——集电极开路门。 （1）当输出高电平时，实际的电流流向如图示,流过RP的电流为 RP不能太大。RP为最大值时要保证输出电压为VOH（min），由 （1）三态输出门的结构及工作原理。 当EN=0时，G输出为1，D1截止，相当于一个正常的二输入端与非门，称为正常工作状态。 当EN=1时，G输出为0，T4、T3都截止。这时从输出端L看进去，呈现高阻，称为高阻态，或禁止态。 三态门在计算机总线结构中有着广泛的应用。 （a）组成单向总线， 实现信号的分时单向传送. 逻辑关系： （设VDD＞（VTN+|VTP|），且VTN=|VTP|） （1）当Vi=0V时，TN截止，TP导通。输出VO≈VDD。 （2）当Vi=VDD时，TN导通，TP截止，输出VO≈0V。 （1）当Vi＜2V，TN截止，TP导通，输出Vo≈VDD=10V。 （2）当2V＜Vi＜5V，TN工作在饱和区，TP工作在可 变电阻区。 （3）当Vi=5V，两管都工作在饱和区， Vo=（VDD/2）=5V。 （4）当5V＜Vi＜8V， TP工作在饱和区， TN工作在可变电阻区。 （5）当Vi＞8V，TP截止， TN导通，输出Vo=0V。 可见： CMOS门电路的阈值电压 Vth=VDD/2 （2）或非门 （3）带缓冲级的门电路 为了稳定输出高低电平，可在输入输出端分别加反相器作缓冲级。下图所示为带缓冲级的二输入端与非门电路。 L= 3 ．CMOS传输门和双向模拟开关 工作原理：（设两管的开启电压VTN=|VTP|） （1）当C接高电平VDD时，若Vi在0V～VDD的范围变化，至少有一管导通，相当于一闭合开关，将输入传到输出，即Vo=Vi。 （2）当C接低电平0V时，Vi在0V～VDD的范围变化时，TN和TP都截止，输出呈高阻状态，相当于开关断开。 当EN=1时，TP2和TN2同时截止，输出为高阻状态。 所以，这是一个低电平有效的三态门。 1．CMOS逻辑门电路的系列 （1）基本的CMOS——4000系列。 （2）高速的CMOS——HC系列。 （3）与TTL兼容的高速CMOS——HCT系列。 2．CMOS逻辑门电路主要参数的特点 （1）VOH（min）=0.9VDD； VOL（max）=0.01VDD。 所以CMOS门电路的逻辑摆幅（即高低电平之差）较大。