(数字电路与逻辑设计教材课件）第2章组合逻辑电路.ppt

第2章 组合逻辑电路 本章提要 本章主要介绍组合逻辑电路的基本部件（集成逻辑门）的基本 原理与使用方法和基于逻辑门的组合逻辑电路的分析和设计。 本章难点 ???????集成逻辑门的使用。 ??????组合逻辑电路的设计。 ? 第2章 组合逻辑电路 2.1 集成逻辑门 作业 P51 1、2、3 2.3 组合逻辑电路的分析 2.3.1 组合逻辑电路的分析步骤 2.3.2 组合逻辑电路分析实例 例2.1 试分析图2.29所示组合逻辑电路的逻辑功能。 例2.2 已知图2.30是由三个“异或”门构成的组合逻辑电路，试分析其逻辑功能。 2.4 组合逻辑电路的设计 2.4.2 组合逻辑电路的设计实例 例： 试设计一个半加器 2.5 组合逻辑电路中的竞争与冒险现象 * * 数字电路 组合逻辑电路（结构上无反馈、功能上无记忆，电路在任何时候的输出都由该时刻的输入信号完全决定 ） 时序逻辑电路（电路在任何时候的输出不仅取决于当时的输入，而且还取决于电路以前的输入） 按逻辑功能分类 基本逻辑运算 与、或、非 基本逻辑门 与门、或门、非门 组成 复杂逻辑运算 复合逻辑门、复杂逻辑电路 构成 集成逻辑门 集成逻辑门 双极型集成逻辑门（TTL、ECL、I2L、HTL ） 单极型集成逻辑门（NMOS、CMOS ） 技术不同，同类逻辑门功能相同 2.1.1 TTL逻辑门----输入晶体管（T）输出晶体管（T） 产品种类：TTL与门、与非门、或门、非门、或非门、与或非门、异或门等，还有集电极开路与非门（OC门）和三态门（TS门） 2.1.1 TTL逻辑门 1. 典型TTL与非门外部特性和主要参数 TTL与非门典型电路 实现输入变量A、B、C与运算逻辑功能 输入级 中间级 输出级 相当于一个电压分相器，能够在T2的发射极和集电极上分别得到两个相位相反的电压 推拉式结构的输出完成“非”运算逻辑功能 TTL与非门电路符号 V0 VI 2.1.1 TTL逻辑门 1. 典型TTL与非门外部特性和主要参数 （1）电压传输特性 传输特性曲线 截止区：输入信号0Ｖ＜VI＜0.6Ｖ，为低电平，输出信号VO=3.6Ｖ，为高电平。输入低电平输出高电平状态，也称“与非”门截止或关闭状态。 线性区：0.6Ｖ≤VI＜1.3Ｖ，VO随着输入信号的增大而线性下降。 转折区：VI≥1.3Ｖ并继续增大，VO突然下降到0.3Ｖ，实现高低电平转换 饱和区：VI >1.3Ｖ，VO =0.3Ｖ，输入高电平，这时输出低电平不再变化，称为“与非”门开通或饱和状态 传输特性测试电路 2.1.1 TTL逻辑门 1. 典型TTL与非门外部特性和主要参数 （2）标称逻辑电平V 门电路的逻辑功能是通过制定高电平表示1、低电平表示0获得的。这种表示逻辑1和0的理想电平值，称为标称逻辑电平，TTL与非门电路的标称逻辑电平分别为V(1)= 5Ｖ，V(0) =0Ｖ 正逻辑 例：TTL与非门电路VOFF=0.8Ｖ，VON=2Ｖ，即当电平受到干扰而使高电平下降或低电平升高时，只要高电平不降到2Ｖ以下，低电平不升到0.8Ｖ以上，门电路仍能正常工作 （4）输出电平 输出高电平VOH是指输入端有低电平时输出端得到的电平，典型的数值为VOH≥2.4V。 输出低电平VOL是指输入端全部为高电平时输出端得到的电平，典型的数值为VOL≤0.4V。 （5）噪声容限VN 噪声容限是指允许输入电压波动的极限范围，是衡量TTL门电路抗干扰能力的参数，但是噪声容限VN对于输入为低电平和输入为高电平的影响是不同的。 （6）扇入系数Vr 门电路允许的输入端数目称为该门电路的扇入系数。一般门电路的扇入系数在制造时就安排好了，一般不超过8，使用者只需注意对多余端的处理就可以了。 （3）开门电平VON 、关门电平VOFF 实际门电路中，高电平或低电平都不可能是标称逻辑电平，而是处在偏离这一标称值的一个范围内。当输入电平在0V～VOFF范围内都表示逻辑值0；当电平在VON～5Ｖ范围内都表示逻辑值1，此时电路都能实现正常的逻辑功能。我们称VOFF为关门电压，表示逻辑值0的输入电平的最大值；称VON为开门电压，表示逻辑值1的输入电平的最小值。 （7）扇出系数VC 扇出系数表示与非门输出端最多能接同类与非门的个数，或称为负载能力。一般门电路的扇出系数为８，而驱动门（或称功率门）的扇出系数可达15～25。 （8）平均传输延迟时间 是一个反映门电路工作速度快慢的重要参数。信号经过任何门电路都会产生时间的延迟，这是由器件本身的物理特性所决定的。 延时测量电路 输入、输出电压波形