实验8. 基本时钟模块和低功耗模式.docx

实验8. 基本时钟模块和低功耗模式一、实验目的 1.了解MSP430基本时钟模块的工作原理，掌握其控制方法； 2.了解利用时钟信号和中断技术实现定时功能的方法； 3.巩固C语言程序设计方法。二、实验任务 1.数字示波器的使用 1）测量示波器自带的周期性方波信号，掌握测量周期、频率、峰峰值的方法； 2）用孔孔导线将实验板的地信号与示波器的地信号相连，测量实验板上的5v、3.3v电源信号是否正常。 2.掌握基本时钟模块的编程 分别用汇编语言与C语言编程控制基本时钟系统模块，使ACLK=4096Hz，并通过P5.6或P2.0输出该ACLK。利用示波器观察输出的ACLK时钟信号，测量其频率。 程序清单如下：(汇编语言)#include "msp430.h" NAME main PUBLIC main ORG 0FFFEh DC16 init RSEG CSTACK RSEG CODE init: MOV #SFE(CSTACK), SP main: NOP MOV.W #WDTPW+WDTHOLD,&WDTCTL ; BIS.B #BIT0,&P2SEL BIS.B #BIT0,&P2DIRonXT2: BIC.B #XT2OFF,&BCSCTL1chkOF: BIC.B #OFIFG,&IFG1 CALL #delay BIT.B #OFIFG,&IFG1 JNZ chkOF BIS.B #DIVA0+DIVA1,&BCSCTL1 JMP $ ;delay: MOV #0x4000,R4ww1: DEC R4 JNZ ww1 RET END ; C语言编程：#include "io430.h"int main( void ){ // Stop watchdog timer to prevent time out reset WDTCTL = WDTPW + WDTHOLD; P2SEL_bit.P2SEL_0=1; P2DIR_bit.P2DIR_0=1; BCSCTL1_bit.XT2OFF=0; do{ IFG1_1bit.OFIFG=0; for(i=0;i<0xffff;i++); }while(IFG1_bit.OFIFG==1); BCSCTL1_bit.DIVA0=1; BCSCTL1_bit.DIVA1=1; return 0;} 思考：1）可否编程在引脚P5.2上输出ACLK？为什么？ 不能，该引脚没有这种输出功能。 2)上电复位后，CPU工作时钟信号MCLK频率值是多少？是8Mhz吗？编程在P5.4上输出MCLK，用示波器测量该频率值，并记录该频率值。 程序清单如下：#include "msp430.h" NAME main PUBLIC main ORG 0FFFEh DC16 init RSEG CSTACK RSEG CODE init: MOV #SFE(CSTACK), SP main: NOP MOV.W #WDTPW+WDTHOLD,&WDTCTL ; BIS