电工PPT第8章.ppt

在实际的数字系统中，数字波形不能立即上升或下降，而要经历一段时间，因此，有必要定义上升时间t r和下降时间t f。 脉冲波形上升时间t r ：从脉冲幅值的10%到90%所需的时间。 脉冲波形下降时间t f ：从脉冲幅值的90%到10%所经历时间。 脉冲宽度tw：脉冲幅值的50%的两个时间点所跨越的时间。 3 、 逻辑函数的化简 代数化简法 真值表 特点：输入相同为“0”； 输入不同为“1”。 异或门 =1 A B F 1 分析下图的逻辑功能。 0 1 被封锁 1 =1 B M F 2 3 4 A 1 课堂练习 =0 1 0 被封锁 1 特点： M=1时选通A路信号； M=0时选通B路信号。 M 2 3 4 A B 1 F 选通电路 组合逻辑电路设计 任务要求 最简单的逻辑电路 设计步骤： 1. 指定实际问题的逻辑含义，列出真值表。 2. 列逻辑关系表达式并进行化简。 3. 画出逻辑电路图。 例：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。 1. 首先指明逻辑符号取“0”、“1”的含义。 2、根据题意列出真值表。 真值表 三个按键A、B、C按下时为“1”，不按时为“0”。输出是F，多数赞成时是“1”，否则是“0”。 真值表 3. 列逻辑表达式并化简 4. 根据逻辑表达式画出逻辑图。 ?1 A B B C F (1) 若用“与门”、“或门”实现 A B C F (2) 若用“与非门”实现 1 、加法器 1 1 0 1 1 0 0 1 + 举例：A=1101, B=1001， 计算A+B。 0 1 1 0 1 0 0 1 1 加法运算的基本规则： (1) 逢二进一。 (2) 最低位是两个数最低位的叠加，不需考虑进位。 (3) 其余各位都是三个数相加，包括加数、被加数和低位来的进位。 (4) 任何位相加都产生两个结果：本位和、向高位的进位。 用半加器实现 用全加器实现 8.4 几种常用的组合逻辑组件 （1）半加器 半加运算不考虑从低位来的进位。设： A---加数；B---被加数；S---本位和；C---进位。 真值表 逻辑图 半加器 A B C S 逻辑符号 =1 A B S C （2）全加器 an--加数；bn--被加数；cn-1--低位的进位；sn--本位和；cn--进位。 真值表 an bn cn-1 sn cn 全加器 逻辑符号 全加器SN74LS183的管脚图 1 14 SN74LS183 1an 1bn 1cn-1 1cn 1sn 2cn-1 2cn 2sn 2an 2bn Ucc GND 例：用一片SN74LS183构成两位串行进位全加器。 A1 D1 bn cn-1 sn cn 全加器 an B1 cn-1 bn sn cn 全加器 an A2 B2 D2 C 串行进位 2、编码器 所谓编码就是赋予选定的一系列二进制代码以固定的含义。 n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。 （1）二进制编码器 二进制编码器的作用：将一系列信号状态编制成二进制代码。 例：用与非门组成三位二进制编码器。 ---八线-三线编码器 设八个输入端为I1?I8 八种状态，与之对应的输出设为F1、F2、F3，共三位二进制数。 设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出状态表（即真值表），然后写出逻辑表达式并进行化简，最后画出逻辑图。 真值表 八个输入中,任何时刻仅允许一个有效(为0),即0表示有输入,1表示无输入 I1 I2 I3 I4 I5 I6 I7 I8 F3 F2 F1 8-3 编码器逻辑图 （2）二--十进制编码器 二--十进制编码器的作用：将十个状态（对应于十进制的十个代码）编制成BCD码。 十个输入 需要几位输出？ 四位 输入：I0? I9 输出：F4 ? F1 列出状态表如下： 逻辑图略 状态表 2、译码器 译码是编码的逆过程，即将某二进制翻译成电路的某种状态。 （1）二进制译码器 二进制译码器的作用：将n种输入的组合译成2n种电路状态。也叫n---2n线译码器。 译码器的输入—— 一组二进制代码 译码器的输出—— 一组高低电平信号 反演定理内容：将函数式 F 中所有的 ? + + ? 变量与常数均取反 （求反运算） 1.运算顺序：先括号 ? 再乘法 ?后加法。 2.不是一个变量上的反号不变。 注意: (变换时，原函数运算的先后顺序不变) 新表达式： 例1： ?与或式 注意括号 注意括号 ? 例2： ?与或式 反号不变 ? 复习 1.数字电路的基本知识 1