基于CPLD平轮信号源设计与实现.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于CPLD平轮信号源设计与实现

基于CPLD平轮信号源设计与实现   摘要:本信号源实现了对火车平轮信号的复现,从而使实验室条件对火车平轮测试系统进行前中期的预研和硬件的开发成为了现实。根据信号的要求,信号源采用了高速的CPLD控制芯片,大容量的EPROM和高精度的数模转换器作为主要的硬件平台,通过对试验结果的分析和验证,此电路产生的信号实现了设计所要求的功能。   关键词:信号分析;电路设计;CPLD;VHDL      火车轮轨扁疤的存在是列车出现重大行车事故的隐患之一。由于受实际情况的限制不可能让每个参与检测系统研发的团队都到火车运行的现场去进行测试。为了解决这个问题有关部门专门人为地把各种轮轨疤痕信号采集出来,从而使检测系统的研发在实验室环境下进行成为了可能。本论文的主要工作就是在对采集信号特征的分析的基础上开发了一种基于CPLD的火车轮轨模拟信号源。使其可以代替对现场火车的轮轨振动信号的传感器转换和放大部分。这是黑龙江省科技攻关项目:平轮检测平台的一部分。      1 平轮信号源对整个检测系统的作用和要求      当此测试系统真正用到现场的时候是要24小时不间断工作,只要有火车经过采样工作就要实时进行。也就是说采集到的信号不会完全相同,而且数据量很大,没有周期性信号。可以这么设想一下不同的疤痕在相同和不同的速度下肯定不会产生相同的信号。这就要求模拟信号源要可以实时改变信号,而且要有大的信号存储单元,信号可以更换,幅值和频率可调[1]。      2 平轮震动信号的分析和处理      2.1 平轮震动信号典型波形的直观分析   图1为时间与电压对应波形      这个图形显示了以20K采样率采集的从(3.28~4.10)s 震动信号的电压波形。从现场给出息可知此段波形为轮轨疤痕与铁轨接触时产生的典型的波形之一。   2.2 平轮震动信号波形的在数值上的分析   通过处理可以把时间波形转化为与之对应的一个个离散的浮点数的点。。一般一段完整的波形大概是(30~40)万个点。电压的单位是毫伏的,每个点都精确到0.01mV,最大幅值有几千毫伏。   从上面的分析,要求我们在进行数模转换的时候分辨率一定要小于1mV,而且电压的变化范围至少要在(-3~3)V之间。受此精度和幅值的限制我们选用了ADI公司的AD9744作为数模转换器。此数模转换器为14位,经计算可知次精度为0.2mV;此数模转换器只能对正整数进行转化,因此需要对数据加以处理。   这部分处理是通过C语言对采样的文本数据进行处理得到的。具体做法就是打开存储原始数据的文本,把里面的每一个值加上8192之后取整,重新保存在另外的文本里。      3平轮信号源的硬件设计      基于上面对于信号来源和信号特性的详细分析和处理,构造了如图2所示的硬件电路框架图,从图中可以看到除了电源模块没有给出之外其他部分都以模块的形式给出了。下面对此图所涉及到的几个模块进行一下必要说明。   cpld控制芯片:是以ALTERA公司AMX   Ⅱ系列的EPM240T100芯片为信号控制中枢,它完成了对信号频率,幅值和不同信号的转换。      波形存储部分:以ATMEL公司的1M*16BIT的27C080EPROM为信号的存储芯片,把经过处理的信号转换为二进制数据,通过通用编程器把对应的信号写到存储芯片中,这个芯片可以存储1M个16位的点,满足设计对信号容量的需要。   数模转换:选用了ADI公司的AD9744高性能数模转换器。实现了从离散到模拟信号的转换。注意D/A输出端的双路电压含有直流成分所以在后面加了个差分运算放大电路,这样最终输出就是所要得到的波形。   幅值控制:此部分是以CD4051多路开关和R2~R9组成的无源衰减网络。运放输入或者输出信号如图4所示。在网络之前和之后接上固定增益的放大器,利用对A,B,C程控衰减放大器的输入或者输出实现程控放大。      五、功率放大:此模块主要是以运放为基础构成的增益放大器。主要功能是把从程控部分传过来的电压进行再一次的调节。      4CPLD器件控制程序的设计      4.1控制芯片CPLD的作用   信号源采用了ALTERA公司AMXⅡ系列的新一代的PLD器件EPM240T100芯片。芯片主要完成的任务是:频率的控制和幅值的控制。   4.2 频率的控制   这里采用的是DDS直接数字合成的分频方法,分频公式:   分频结果=来源频率*N/(2N-1)   下面是对来源频率进行分频得到20kHz的OE信号的的大体VHDL语言:   …if cpeven and cp= 1then   P=q(31);qn=qn+6;   …q=(qn(31) xor p) and

文档评论(0)

fangsheke66 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档