基于CPLD和单片机等精度数字频率计设计.docVIP

基于CPLD和单片机等精度数字频率计设计 　　摘 要： 根据相位重合点理论对等精度数字频率计进行改进，采用该理论可使对标准频率信号和待测频率的计数同时开始，消除了对标准频率信号计数时±1个周期的误差。系统设计主要包括三部分：待测频率的整形放大部分；计数部分，采用CPLD，相位重合点的检测也在CPLD中完成；频率的计算和显示部分由单片机AT89C51完成。CPLD部分的仿真使用Max+Plus Ⅱ，单片机部分的仿真使用Protues软件。测试结果表明，待测频率在1 Hz～10 MHz范围内，频率计测量精度高，稳定性好。 　　关键词： 相位重合点理论； CPLD； 等精度数字频率计； Max+Plus Ⅱ 　　中图分类号： TN710?34； TM935.13 文献标识码： A 文章编号： 1004?373X（2015）10?0118?03 　　频率计是一种应用在电子、通信、工业生产领域的常用的电子测量仪器。常用的对频率计的设计方法有直接测量法，模拟内插法，多周期同步法，等精度测量法[1?2]等。在这些测量方法中等精度测量法的精度最高，但是该方法对标准频率信号的计数部分存在±1个周期的误差，本文采用相位重合点理论，可消除±1个周期的误差。 　　1 系统整体设计方案 　　由于待测频率fx往往是小信号，并且不是方波，所以要先放大和整形，经过处理后的信号和标准频率信号f0送到CPLD，单片机对CPLD发控制命令，CPLD进行相位检测和计数，计得的两组数值（在实际闸门时间内对fx的计数值nx和对f0的计数值n0）送往8051，单片机根据公式[fxnx=f0n0]计算出fx，最后通过液晶显示器LM0 16L 显示出当前频率值。整体设计方案如图1所示。 　　 　　图1 系统框图 　　2 系统设计 　　2.1 放大整形电路的设计 　　放大部分采用共射极放大电路，整形部分采用施密特触发器74LS14。由于共射极放大电路是反向放大，而施密特触发器内部就带有反向器，所以最终可实现放大整形后不会反向。 　　2.2 相位重合检测部分 　　2.2.1 传统等精度频率计测频原理 　　传统的等精度频率[3?4]计测量原理[5]如图2所示。标准频率信号f0送入计数器counter0的时钟端CLK，待测频率fx连D触发器的时钟端和counterx的时钟端CLK，D触发器的输入端接闸门信号，输出端接两个计数器的使能端。当闸门信号在高电平器期间，并且fx是上升沿时，两个计数器同时计数，停止计数时刻是在闸门信号变为低电平后并且是fx的下一个时钟信号上升沿到来时结束计数。这种方法可以保证对fx的计数不存在任何误差，但是对f0的计数则有±1个误差，并且对于f0的给定，必定是个高频信号，比如100 MHz，而采用本文的方法对f0则无要求。 　　 　　图2 传统等精度频率计结构图 　　2.2.2 相位重合理论 　　设[f1=A×f]，[f2=B×f]，A，B是相互没有公约数的两个正整数，则f就是f1和f2的最大公因子频率fmaxc。设[tminc=1fmaxc]，tminc叫作最小公倍数周期。在一个tminc周期中f1和f2中的相位差中有一些值分别等于初始相位差加0，ΔT，2ΔT，3ΔT，…，ΔT=[fmaxcf1f2]，这些值远小于f1和f2的周期值，这样的一些点叫做两信号的“相位重合点”。所谓相位重合并非绝对重合，而是一个相对的概念。在一个tminc周期中包含A个频率值是f1的周期和B个频率值是f2的周期。 　　利用上述理论，可得到相位重合点检测电路[6?9]，如图3所示。 　　 　　图3 相位重合检测电路 　　2.2.3 修正后的相位重合检测电路 　　该电路理论可以找到相位重合点，是利用信号经过非门之后有延时，但是仿真不通过，这是由于仿真软件把原信号和取反后再相与逻辑综合掉了，所以经过非门之后的信号必须要有个延时才可以，同理加入逻辑门的方法进行延时也行不通，比如再增加2个非门的方法。在Max+Plus Ⅱ软件中有延时单元LCELL可以用，但是延时不精确，甚至可能造成系统不稳定。由于Max+Plus Ⅱ中没有电容电阻这些元件，所以也不能用RC电路进行延时。本文采用延时的方法是通过加入D触发器来延时，信号经过D触发器的延时时间为1个CP脉冲的时间，电路图如图4所示。 　　 　　图4 修正后的相位重合点检测电路 　　从波形图图5可以看出，a信号与b信号的初始相位差为0，b信号的周期是a信号的3倍，根据相位重合点理论，可以得到在每一个300 ns后必然有相位重合点。当chonghe端是一个窄脉冲的上升沿时说明b信号和a信号相位重合。由于信号经过非门有几个ns的延时，并且经过D触发器后还有1个CP脉冲的延时，所以观测到的相位重合