D触发器动态参数和电路结构关系分析.docVIP

D触发器动态参数和电路结构关系分析 　　摘 要：D触发器是构成时序电路的基本单元，是数字电路课程中的重要内容，D触发器的动态参数是教学的难点和重点。课堂教学中由于学时有限只分析了D触发器动态参数对时序电路工作特性的影响，没有探讨D触发器动态参数与其自身内部电路结构的关系，学生对该知识点理解不透。该文以开关型主从结构上升沿D触发器为例，分析了其动态参数与内部电路结构的关系，并进行了仿真验证和分析。该文对D触发器的动态参数教学有一定的指导作用。 　　关键词：D触发器 动态参数 电路结构 　　中图分类号：TN79 文献标识码：A 文章编号：1674-098X（2017）07（a）-0081-04 　　Abstract：D flip-flop is the basic unit of sequential circuit， which is an important part of digital circuit course. The dynamic parameters of D flip-flop are the difficulty and key point when teaching. The influence of the dynamic parameters of the D flip-flop on the working characteristics of the sequential circuit is analyzed， the relationship between the dynamic parameters of the D flip-flop and its internal circuit structure is not discussed due to the limited class hours. Students can not profound understanding this point of knowledge. In this paper， the rising edge D flip-flop with switching master slave structure is designed as an example. The relationship between the dynamic parameters and the internal circuit structure under typical conditions are simulated and analyzed. This paper has some guidance to the teaching of dynamic parameters for D flip-flop. 　　Key Words：D flip-flop； Dynamic parameters； Circuit structure 　　D触发器是构成数字时序逻辑电路的最基本单元，D触发器的三个重要动态参数建立时间、保持时间和传播延时决定了构成的时序电路能被时钟控制的速度，是“数字电路与数字逻辑”课程的重要内容。数字电路教学中通过如下思考题引入了动态参数的教学内容：上升沿D触发器，时钟CLK端接收上升沿信号的同时数据输入端D信号刚好从0变为1，则此时D触发器输出0还是1？结论是D触发器输出0[1]，因为数据信号D在时钟信号CLK上升沿到来之前有稳定最小时间的要求。 　　课堂教学中举例法很好地给出了D触发器建立时间的概念，但也给了学生部分错误的暗示，那就是数据信号D在时钟信号CLK上升沿到来之前必须有一个稳定的最小时间。实际上，经过D触发器内部电路结构的优化设计，D触发器的建立时间可以是0，也可以是负的，也就是，即使时钟信号CLK上升沿到来之后，数据信号D发生0到1的变换，D触发器的输出照样可以得到1。 　　笔者认为，在D触发器动态参数的课堂教学中不能脱离两点：首先是要明确D触发器动态参数的应用背景；其次是不能脱离开D触发器本身的内部结构。否则，学生难以掌握动态参数的本质，也就不能灵活应用进行电路的分析。基于对D触发器动态参数的概念的理解基础上，掌握动态参数与其内部电路结构的关系，有利于明确D触发器动态参数的工程??际背景和意义，也更有利于后面时序逻辑电路中时序设计课程内容的学习。 　　但是，“数字电路与数字逻辑”理论教学中只给出了D触发器动态参数的定性概念说明。该文在课程教学的基础上深入分析了D触发器动态参数与电路内部结构的关系，供不同层次的学生学习时参考。 　　1 D触发器的动态参数 　　D触发器的动态参数用来表征输入信号和时钟信号之间的时间要求，以及输出对时钟信号响应的延迟时间。如图1（a）所示为上