LON总线和PC机串口通信适配器设计和实现.docVIP

LON总线和PC机串口通信适配器设计和实现.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
LON总线和PC机串口通信适配器设计和实现

LON总线和PC机串口通信适配器设计和实现   【摘要】本文介绍了在工业自动化领域广泛应用的,基于LON总线控制器TMPN3150,单片机P89C51RD2与PC机通过RS-232互联的串口网络通信接口适配器的设计。文中介绍了通信适配器的系统功能,详细说明了其硬件设计和软件设计。该设计方案实现了管理监控层(上位PC机)和现场生产测控层(现场LON总线网)之间的连接,充分体现了LON总线的灵活性和可扩展层。   【关键词】LON总线 TMPN3150 P89C51RD2 RS-232 适配器   【中图分类号】TD65 【文献标识码】A 【文章编号】1009-9646(2008)10(b)-0149-02      LON(Local Operation Network)总线是美国ECHELON公司推出的局部操作网络,广泛应用于控制系统中的各执行机构之间的数据通信。而实际应用中PC机与LON总线人机交互设计尤为重要,它直接影响系统的运行和结果。结合设计中P89C51RD2单片机有串行通信口且接口简单的特点,选用RS-232作为LON总线与PC机之间的连接方式。将就这基于LON控制器TMPN3150与P89C51的具有通用性的工业自动化设计的适配器的软硬件设计方案作详细介绍。      1 系统功能   该适配器利用RS-232串行通信口及LON总线进行数据通信,实现上位机与各智能节点间的通信任务,包括控制台(上位机)向下传输命令和下位机数据的返回,以完成对下层设备的监控。利用该适配器,PC机可以实现现场数据、设备状态信息的读取和现场节点参数的配置以及越限报警等功能。      2 总体设计   在单片机和LON通信的设计中采用的Host-Based结构,Host-Base结构的Lon节点包括4个部分:收发器、主处理器、从处理器(Neuron 芯片―TMPN3150)、I/O设备。其中主处理器要进行复杂的数据处理及控制功能,这样就可以解决Neruon芯片内部资源紧张的问题,从处理器主要完成通信功能,它能够将主处理器经过经过处理传过来的数据通过收发器发送到LON总线,也可以将LON总线上的消息接收到本节点。在本设计中主处理器采用PHILIP公司生产的P89C51RD2单片机。从处理器采用的是Toshiba公司生产的神经元芯片TMPN3150。而主从处理器之间的连接则通过单字节并行通信接口即FIFO并口,单字节FIFO并口则由两块74HC574和一块74HC74组成。收发器集成在LonWorks控制模块中。总体硬件结构框图如图1所示。      3 适配器的硬件设计   3.1 硬件电路的介绍   适配器由LonWorks控制模块和PHILIPS公司的P89C51RD2单片机组成。其LonWorks控制模块用来完成LonWorks现场总线的网络通信管理。 LonWorks控制模块集成了Neuron 芯片、双绞线网络收发器、程序存储器等。   利用P89C51RD2单片机内含的可编程串行通用异步收发器通道,加上RS-232驱动芯片(MAX232),就可以构成半双工RS-232串行通信接口,可以实现和MAX232的通信。   P89C51RD2单片机P0口的8条I/O线与神经元芯片进行数据交换,P3.4为写控制信号线(AWR),P3.5为读控制信号线(ARD),INT1外部中断1是读/写请求联络信号线(AINT)。其中,P0口工作在普通的I/O功能而不是用作数据线。它与神经元芯片之间通过单字节FIFO的并行接口进行交换。   3.2 工作原理   在神经元芯片这一侧,它的11个I/O口配置成并行I/O接口,其中IO0~IO7提供了数据线,IO8、IO9和IO10分别是神经元芯片一侧的写控制信号线(BWR)、读控制信号线(BRD)和读/写请求联络信号线(BINT)。   单字节的并行接口由两片74HC574和一片74HC74组成。74HC574是带三态输出控制的8D触发器,数据的输入由CLK信号的上升沿控制,数据的输出由信号的低电平选通。74HC74是带预置端和清除端的双D触发器。74HC74的D引脚接地,CLK引脚的上升沿使输出为低电平,SD引脚的低电平使输出为高电平。并行接口的两端分别接主处理器P89C51RD2和Neuron芯片。以下简称P89C51RD2为A机,Neuron芯片为B机。并行通信设计的关键是协调好双方的收发进程。   从P89C51RD2CPU向Neuron芯片发送单个字节的过程如下:   (1)通过P89C51RD2CPU的P0口把数据送入74HC574锁存器的输入端1D~8D;   (2)使P89C51RD2CPU的P3.4变高,AWR产生上升沿,数据被74HC574

文档评论(0)

bokegood + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档