《硬件课程设》说明书.docVIP

《硬件课程设计》说明书 课题设计题目： 单片机低频信号发生器 设计人员名称：朱文奇 完成日期：2004年11月26日 说明书总目录 系统分析…………………………………………………………………….2 各芯片功能说明…………………………………………………………….2 模块说明…………………………………………………………………….5 系统工作原理概述………………………………………………………….5 程序流图及程序清单，程序说明………………………………………….6 使用说明…………………………………………………………………….16 硬件线路图（手写附页） 系统分析： 1．设计要求：根据要求自行设计系统的硬件结构，单片机低频信号发生器。 2．系统实现方案及主要功能： 本系统主要通过8031芯片，带RAM定时器的可编程芯片8155，8255芯片 以及74LS138译码器和373锁存器等芯片和0832数模转换器及LED显示，键盘等 线路组成的一个系统。 本系统的主要功能是通过选择显示屏上给你的锯齿波的4个参数：1，2，3，8 分别显示不同频率的锯齿波形，1，2，3参数显示的是频率分别为100HZ,50 HZ,30 HZ的锯齿波，8是停止参数。 二、 各芯片功能说明： MCS51系列8031芯片说明 芯片元件：8位CPU,片内定时时钟，128B RAM,21 SFR, 4个8位 并行口(P0,P1,P2,P3)(例如：P0.0~P0.7分别对应D0~D7), 1个全双功串口，2个 16位定时器/计数器，5个中断源，2个优先级，128B堆栈，位处理功能 引脚 40， 电源 VCC+5V, VSS接地，时钟 XTAL1,XTAL2, 控制线 RES复位（上电自动复位，手动复位），EA ROM选择：选0，CPU选外ROM;PSEN 外ROM读；ALE 地址锁存（1.锁存A7~0; 2.ALE恒以foss/6发出，除访外RAM外）I/O口：32位（P0.0~P0.7用以A7~0/D7~0 ; P1.0~P1.7用以I/O口； P2.0~P2.7用以A15~8; P3.0~P3.7用以WR:外RAM写；RD:外RAM读）。 8255芯片说明 8255是通用可编程并行接口芯片，片内有3个8位并行I/O口，称为A口，B口和C口，其中C口可分为高四位口和低四位口。通过编程可设定三种工作模式。 A0，A1：端口选择信号输入线。 8255片内有1个8位命令字寄存器，由CPU写入的命令字决定8255的工作模式。其中D7位表示该命令字是设定工作模式（D7=1），还是设定C口任何一位置1/置0（D7=0）。 8255可编程设定3中工作方式：模式0为基本输入/输出，模式1为选通输入/输出，模式2为双向选通输入/输出。 具体说明：PA,PB,PC 8位，CS 片选（0有效）， A1A0(00:PA口；01：PB口；10：PC口；11：控口)，RD 读 0：8255—8031,WR 写 0：8031—8255, 方式0工作 入8255—8031(CS：0,RD：0,A1A0：0/1 0/1), 出8031—8255（CS：0,WR：0,A1A0：0/1 0/1）。PA口：行出8行 字上半；PB口：行出8行 字下半；PC口 列出8列。 8155 带RAM定时器的可编程芯片说明 8155是可编程RAM/IO扩展器，片内有256B RAM ，2个8位和一个6位可编程并行I/O接口，以及1个14位可编程定时器/计数器。还有的地址锁存器和多路转换的地址/数据总线，可直接与MSC—51单片微机相连。因此是MSC—51应用系统最适用的扩展器件。AD0—AD7：三态地址/数据总线。连接CPU的低8位地址/数据总线。 IO/M：RAM/IO选择信号输入端 CE：片选信号输入端，低电平有效 ALE：地址锁存允许信号输入端 RD：读选通信号输入端，低电平有效 WR：写选通信号输入端，低电平有效 RESET：复位信号输入端。高电平有效，并初始化3个I/O为输入方式 PA0—PA7：A口的I/O线。I/O的方向由命令字编程设定 PB0—PB7：B口的I/O线。I/O的方向由命令字编程设定 PC0—PC7：C口的I/O线，或A口和B口的状态控制信号线，由命令字编程设定 具体说明：256B RAM; PA口：8位并行口；PB口：8位并行口；PC口：8位并行口；引脚：AD7~0 地址/数据；IO/M (0：选RAM;1：