Cyclone FPGA配置的模式及的应用.docVIP

Cyclone FPGA配置的模式及的应用 　　摘要:本文主要通过介绍Cyclone系列FPGA器件的配置方案,主要阐述了低成本专用配置芯片的主动串行(AS)配置方案以及基于微处理器的被动串行(PS)配置方案的配置过程。介绍了如何结合工程设计选择配置方案,改变现在的任意选择配置方案的现象。提出一种实时解压数据减少贮存要求和配置时间的配置方案,这些方案在工程项目中具有很高的实际应用价值。 　　关键词:CycloneFPGA配置模式主动串行被动串行 　　0 引言 　　FPGA是英文Field-Programmable Gate Array的缩写,即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。FPGA技术广泛应用于通讯、视频、信息处理等特定领域。FPGA主要生产厂商有Altera、Xilinx、Actel和Lattice,对比不同的FPGA编程技术特点,综合各个厂家不同系列器件的技术优势、逻辑资源、器件功耗、芯片速度、供货、价格和系统要求等诸多因素考虑,在很多项目设计中采用Altera 公司基于SRAM架构Cyclone系列器件。Cyclone器件与其他FPGA器件一样是基于门阵列方式为用户提供可编程资源的,其内部逻辑结构的形成是由配置数据决定的。这些配置数据可通过多种模式加载到FPGA内部的SRAM中,由于SRAM的易失性,每次上电时,都必须对FPGA进行重新配置。 　　1 Cyclone FPGA 配置模式 　　Cyclone系列FPGA器件配置方案主要有三种,包括使用低成本配置芯片的主动串行(AS)配置、被动串行(PS)配置以及基于JTAG配置,实际应用时可以使用其中的一种方案配置Cyclone系列FPGA器件,来实现用户编程所要实现的功能。 　　Cyclone系列FPGA器件是用SRAM单元配置数据的。由于SRAM掉电后容易丢失数据,配置数据必须即时地下载到上电的Cyclone器件中。不同的配置模式可采用不同的专用配置芯片或数据源,如表-1所示。 　　这三种配置模式是由Cyclone器件的模式选择引脚 MSEL1和 MSEL0的高低电平来决定的,如表-2所示。如果你的实际应用只要求单一的配置模式,可以把模式选择引脚连接到VCC端或接地端在切换引脚的过程中,器件的运行状态不会被影响。不管怎样,在重新配置之前,必须保障模式选择引脚的电平是有效的。 　　2 配置芯片的主动串行(AS)配置 　　在AS配置模式中,利用了新型低成本器件(如EPCS1、EPCS4),这种专用配置芯片是带有永久性存储器和四个引脚简单接口的串行配置器件,由于它的成本较低,可以解决配置器件成本高的问题。串行配置芯片提供一个串行接口去存取数据。在配置期间,Cyclone FPGA通过串行接口读取数据,如果有需要的话,对数据进行解压以及配置FPGA的SRAM单元。此模式是由FPGA去控制配置接口的,这种方案称为主动串行配置,简称AS配置。采用AS模式配置一个Cyclone FPGA器件的原理图如图1所示。 　　专用串行配置芯片可选用EPCS1或EPCS4,其中EPCS1的存储空间是1Mbits, EPCS4存储空间是4Mbits ,设计者可根据配置文件的大小进行选择。主动串行配置芯片的主要配置引脚如下图2所示。 　　DCLK,串行时钟输入端,来自Cyclone FPGA器件,提供串行接口时钟;DATA,串行数据输出端,在DCLK下降沿读出数据;ASDI,控制信号输入端,在DCLK上升沿锁存数据;nCS,使能输入端,低电平有效。 　　在系统上电期间,两芯片进入到上电复位阶段。当一旦进入上电复位,nSTATUS端为低电平,正在复位;同时CONF_DONE端为低电平,芯片还没有被配置。复位后,延迟100ms,FPGA释放nSTATUS端,由于上拉电阻的作用,该端变为高电平,此时进入到配置状态。一旦退出复位,所有用户I/O端进入三态状态。时钟信号DCLK是由FPGA内部产生的,用来控制整个配置循环以及为配置芯片串口电路提供时钟,时钟信号的频率范围在14MHZ至20MHZ之间。当DCLK下降沿到来时,使FPGA输出控制信号以及使配置芯片输出配置数据;当DCLK上升沿到来时,使FPGA锁存配置数据以及使配置芯片锁存控制信号。在所有配置数据被接收后,FPGA释放CONF_DONE端,通过10K的上拉电阻置为高电平,开始进入初始化阶段。Cyclone FPGA器件需要136个时钟周期严格地进行初始化。然后开始进入用户状态,这时INIT_DONE引脚跳变到高电平。 　　3 基于单片机的被动串行(PS)配置 　　图3为采用微处理器的Cyclone FPGA被动串行配置方案的简化电路图。单片机配置过程很简单,单片