《数字电路锁存器和触发器》.ppt

5 锁存器和触发器;教学基本要求:;5.1 双稳态存储单元电路;1、时序逻辑电路与锁存器、触发器：;2、锁存器与触发器;5.1 双稳态存储单元电路;反馈;2.逻辑状态分析;3. 模拟特性分析（自学）;5.2.1 SR 锁存器;5.2.1 SR 锁存器;（1） 工作原理; 无论初态Q n为0或1，锁存器的次态为1态。 信号消失后新的状态将被记忆下来。; 无论初态Q n为0或1，锁存器的次态为0态。 信号消失后新的状态将被记忆下来。;1;（2）工作波形;（3）用与非门构成的基本SR锁存器; 例 运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出。 ;开关S由B拨向A时，触点脱离B有瞬间的抖动;2. 逻辑门控SR锁存器;逻辑功能;的波形。 ;5.2.2 D 锁存器;;2. 传输门控D锁存器;例：画出如左下图所示的输出波形。;3. D锁存器的动态特性（自学）; 下图为中规模集成的CMOS八D锁存器74HC/HCT373的内部逻辑电路图，其核心电路是8个传输门控D锁存器。门控信号由锁存使能信号LE驱动。;74HC/HCT373的功能表;5.3 触发器的电路结构和工作原理;5.3 触发器的电路结构和工作原理;;2. 由传输门组成的CMOS D触发器的工作原理 ;(2) CP由0跳变到1 :;;。; 74HC/HCT74的功能表;5.3.2 维持阻塞触发器;4;4;4;2. 典型集成电路-----74LS74 ;5.3.4 触发器的动态特性;保持时间tH ：保证D状态可靠地传送到Q;5.4.1 D 触发器 ;5.4 触发器的逻辑功能;5.4.1 D 触发器 ;3.状态转换图; 例5.4.1 设下降沿触发的JK触发器时钟脉冲和J、K信号的波形 如图所示，试画出输出端Q的波形。设触发器的初始状态为0。;5.4.3 T触发器 ;5. T′触发器;5.4.4 SR 触发器 ;5.3.4 D触发器功能的转换;2. D 触发器构成 T 触发器;3. D 触发器构成 T' 触发器;?锁存器和触发器都是具有存储功能的逻辑电路，是构成时序电路的基本逻辑单元。每个锁存器或触发器都能存储1位二值信息。 ?锁存器是对脉冲电平敏感的电路，它们在一定电平作用下改变状态。 ?触发器是对时钟脉冲边沿敏感的电路，它们在时钟脉冲的上升沿或下降沿作用下改变状态。 ?触发器按逻辑功能分类有D触发器、JK触发器、T（T'）触发器和SR触发器。它们的功能可用特性表、特性方程和状态图来描述。触发器的电路结构与逻辑功能没有必然联系。