数字电子技术基础5 集成触发器.pptx

5 集成触发器;5.1 概述;2. 触发器的基本性质;5.2 基本RS触发器;;; 把输入信号作用前的触发器状态称为现在状态(简称现态)，用Qn (或Q)表示;;;c. 当R=1，S=1时，触发器状态不变， 即Qn+1=Qn，称触发器处于称触发器处于保持(记忆)状态。;d. 当R=0，S=0时，两个与非门输出均为1(高电平)，此时破坏了触发器的互补输出关系，这种情况是不允许的。;该触发器又称为置位—复位触发器或R S触发器。; 由于基本 RS触发器的输入信号直接控制其输出状态，故它又称为直接置1(置位)、清0(复位)触发器，其触发方式为直接触发方式。 ; 将触发器的次态Qn+1与现态Qn、输入信号之间的逻辑关系用表格形式表示出来，这种表格就称为状态转移真值表， 简称状态表。;状态表的简化表;状态表; 4. 特征方程(状态方程) ; 5. 状态转移图(状态图);6. 波形图 ;7. 动态特性; 由图可知，只要负脉冲的宽度tw大于2tpd，触发器就能建立起稳定的新状态。故要求 和 有效信号宽度tw>2tpd。;2. 用于防抖动开关;5.3 同步触发器;1. 电路结构及工作原理;;2. 功能描述;(2) 当CP=1 时，触发器工作，其逻辑功能如下：;3. 同步RS触发器的状态转换表;4. 次态卡诺图; 7. 波形图;1. 电路结构及符号;逻辑图;3. D触发器真值表 ;4. D触发器的次态卡诺图和状态转换图;6. D触发器的工作波形;1. 电路结构及工作原理;;2. 功能描述;3. JK触发器的状态转换表;4. JK触发器的次态卡诺图和状态转换图;6. JK触发器的工作波形图;1. 电路结构及工作原理;CP 0 0 1 1 1 1;3. T触发器的次态卡诺图和状态转换图;5. T'触发器; 上述同步触发器在CP=1期间，输入信号都能影响触发器的输出状态，这种触发方式称为电平触发方式。;[例]在同步RS触发器中，若已知CP、R、S的波形，试画出Q端的波形（假设触发器的初始状态为0）。;;5.4 无空翻触发器;1. 主从JK触发器电路结构 ;CP;CP;CP;CP;第二步，在CP下降沿(1→0时)从触发器的输出才改变一次状态。此后主从触发器的状态皆不改变。; 国标符号中，框内“┐”号表示延迟输出，即CP=0以后触发器输出状态才改变。 ;CP; 3. 主从JK触发器工作波形分析;4. 主从JK触发器的一次翻转 ;CP; 只有在CP=1的全部时间内，输入信号始终未变的条件下，用CP下降沿到达时的输入信号决定触发器次态才是正确的。;[例1] 给出主从JK触发器的输入CP、J、K的电压波形如图所示。试画出与之对应的输出端Q的波形。设触发器的初始状态为0。 ;;;;; 由此可见，主从结构的触发器抗干扰能力较差。使用时，除保持J、K端输入信号在CP=1期间不变以外，还要求CP=1的持续时间也不能太长，这对输入信号及CP时钟信号都提出了较高的要求。 ;5.4.2 边沿D 触发器;(2) 边沿触发器。这种触发器是利用触发器内部逻辑门之间延迟时间的不同，使触发器只在约定时钟跳变时才接收输入信号。 ;4. 维持阻塞型D触发器; 维持阻塞型D触发器就是在同步DFF的基础上增加维持线和阻塞线。; 因此，维持阻塞型D 触发器具有边沿(上升沿)触发的功能，并有效地防止了空翻。也称为上升沿触发的边沿触发器。;;5.4.3 触发器的脉冲工作特性;a. 当CP=0时，电路处于保持状态；CP=1时，触发器即按D的状态翻转。因此要求D端信号须比CP早些到来，这个提前时间称为输入建立时间tset。;(2) CP到达后须经一定的时间才能将D端的变化传送到输出端，在传输过程的一定时间内，D信号应保持不变，否则D的变化会干扰触发器的动作。这段时间称为保持时间th，th约等于tpd。;a. CP=1期间要保证触发器翻转达到稳定的状态，触发器翻转达到稳定的时间tPHL约3tpd，故所需CP高电平时间tWH必须保持tWH≥tPHL=3tpd；;若tpd =20ns，则fmax =10MHz。;2. 主从JK触发器的脉冲工作特性;(2) CP由1下跳至0时，主触发器的状态转移至从触发器。从CP下跳沿开始，到从触发器状态转变完成，也需经历三级与非门的延迟时间，即3tpd，因此要求CP=0的持续期tWL≥3tpd。此间主触发器已被封锁，因而J、K信号可以变化。;;5.4.4 触发器的逻辑符号及时序图;a. 传统的逻辑符号 ;b. 国家标准(GB4728.12-85)规定的逻辑符号 ;2. 时序图 ;[例1]