高性能晶体振荡器及频率校准电路的设计.docVIP

高性能晶体振荡器及频率校准电路的设计 　　摘 要： 设计了一种高性能Pierce晶体振荡器及频率校准电路。采用耗尽型NMOS管实现低功耗的1.5 V基准电压，晶体振荡电路采用基准电压供电，降低了振荡器的功耗同时提高输出频率的精度。为了进一步提高输出频率的精度，芯片内部集成熔丝修调电路，通过校正晶振负载电容，实现芯片封装后振荡电路输出频率的校准，校准范围为（-52.216 ppm，54.962 ppm），校准最大步长为3.723 ppm。增加数字方式校准电路，在具有温度检测功能的系统中，可以扩展实现计时的温度补偿功能，提高芯片的计时精度，校准范围为（-189.100 ppm，189.100 ppm），校准步长为3.050 ppm。电路在0.5 μm?5 V CMOS工艺上实现。整个时钟芯片版图面积为0.842 mm×0.996 mm。 　　关键词： 晶体振荡器； 耗尽型NMOS管； 基准电压供电； 内置晶振； 高精度频率校准 　　中图分类号： TN492?34 文献标识码： A 文章编号： 1004?373X（2014）09?0148?06 　　0 引 言 　　石英晶体具有极其稳定的谐振特性和非常高的品质因素[Q，]因此以石英晶体振荡器为核心的振荡电路工作频率既稳定又精确，其被广泛应用于时钟、监控、通信类电子产品中。目前时钟日历芯片几乎都使用32.768 kHz晶体振荡器，为了便于集成，芯片设计大多采用Pierce电路结构。小型化、低功耗、高精度一直是这类芯片的发展和研究方向，例如为降低振荡电路的功耗和减小工作电压变化对输出频率精度的影响，振荡电路可以采用固定工作点的方式（恒流源或恒压源），增加振幅控制电路[1?4]。由于石英晶体对温度敏感，设计温度补偿电路提高输出频率精度等[5?8]。目前随着芯片封装技术的发展，国内已有封装厂可以实现将芯片管芯与石英晶振的混合封装，且混合封装的优势明显：芯片内置石英晶振，减少外部器件数量，用户不用再考虑晶振的布局和走线，使得设计更加紧凑可靠，可以做到小型化和高可靠性；降低了外界环境（湿度，污染等）以及布线上的寄生阻抗与寄生电容对输出频率精度的影响，可以提高输出频率的精度；为用户节省选择匹配的晶体所花费的精力和时间。因此在对输出时钟精度要求高的产品（如智能电表、通信类芯片）应用中，内置晶振的实时时钟日历芯片有着巨大的市场前景[9]。但是石英晶体的参数不可避免的会随着制作工艺的漂移而发生变化，内置石英晶振并不能解决晶振固有参数变化、温度的变化以及芯片封装管脚的寄生电容等对输出频率的影响。针对上述不足，本文设计了改进的方案：采用耗尽型MOS管获得极低功耗的基准电压为Pierce振荡电路供电，降低振荡电路的功耗，提高输出频率的精度；设计了芯片封装后修调晶振负载电容的电路，可以使芯片在出厂前得到精确的校准（称为模拟方法校正），消除晶振固有参数变化和芯片封装管脚的寄生电容对输出频率的影响；设计了芯片内部计时精度校正功能（称为数字方法校正），在具有温度检测功能的系统可根据温度变动对计时精度修正，实现计时的温度的补偿，从而提高计时精度。采用该设计可以获得高性能的时钟日历芯片，且对于内置石英晶体芯片的设计具有重大意义。 　　1 电路设计 　　1.1 石英晶体振荡电路设计 　　图1为设计的石英晶体振荡电路，主要由基准源和Pierce振荡电路两部分构成。基准源输出[VREF]为恒定1.5 V电压，该电压作为Pierce振荡电路的供电电压。采用恒压源给Pierce振荡电路供电，可以使振荡电路不受输入电压变化的影响，提高振荡输出频率的精度，同时降低了振荡电路的供电电压，达到降低振荡电路功耗的目的。 　　 　　图1 石英晶体振荡电路 　　图1中MDEP为耗尽型的NMOS管，其栅端和漏端与系统地相连，阈值电压为[VTHDEP，]因此可以得到流过MDEP管的电流[IDEP]为： 　　[IDEP=12μDEPCOXDEPWDEPLDEPV2THDEP] （1） 　　MP1与MP2构成电流镜，且宽长比相等，因此流过MN1的电流与流过MDEP的电流近似相等，得到基准源的输出电压[VREF]为： 　　[VREF=1+R1R2VgsN1=1+R1R22IDEPLN1μnCOXWN1+VTHN1] （2） 　　MDEP和MN1都为N型的MOS管，可以认为[COXDEP=COX，][μDEP=μn，]且它们具有相同的温度系数。将等式（1）代入等式（2）中可以得到基准输出电压的表达式： 　　[VREF=1+R1R2-WDEPLN1LDEPWN1VTHDEP+VTHN1] （3） 　　MDEP和MN1的阈值电压都具有负温度系数，因而通过调整两管的宽长比的比值以及电阻[R1]和[R2]的比值，可以得到具有零温